1.本发明的实施例涉及集成电路，特别地，涉及功率转换器及其开关控制电路。
背景技术：2.如图1的示例电路所示，传统的用于驱动半桥11的栅极驱动器(例如图1中的高侧栅极驱动器12和低侧栅极驱动器13)需要其自身的供电电路。图1中的半桥11被示为包括串联电耦合的高侧功率晶体管qh和低侧功率晶体管ql。通常，特别是为了驱动高侧功率晶体管qh，需要自举电路(例如包括自举二极管db和自举电容器cb)来产生自举电压vb，并且自举电路通常由变压器t的辅助绕组laux通过二极管daux对电容器caux充电产生的辅助电压vp来供电。辅助电压vp或自举电压vb通常需要通过栅极驱动器 (例如图1中的12和13)内部的电压调节器(例如线性稳压调节器等等) 调节至更低的内部供电电压vdd以为栅极驱动器中的其他内部电路(如逻辑控制电路等)供电。此外，栅极驱动器(例如图1中的12和13)需要额外的引脚或电路(例如图1中高侧栅极驱动器12的同步引脚sync和低侧栅极驱动器13的同步引脚sync以及图1中高侧栅极驱动器12内部的同步电路) 实现用于驱动高侧功率管qh的高侧栅极驱动信号vgh和用于驱动低侧功率管 ql的低侧栅极驱动信号vgl之间的同步通信。而且，在大多数ac-dc应用中，栅极驱动器内部的电压调节器和同步电路需要耐受高电压(例如高达 100v或更高的电压)，这增加了设计复杂性和成本。
技术实现要素：3.本公开的一个实施例提出了一种功率转换器，包括第一开关，具有第一端、第二端和控制端，该第一开关的第一端耦接该功率转换器的输入端口；第二开关，具有第一端、第二端和控制端，该第二开关的第一端耦接所述第一开关的第二端形成公共耦接点，该第二开关的第二端耦接该功率转换器的参考地；以及第一开关控制电路，具有第一端子、第二端子以及第三端子，其第一端子用于接收输入信号，其第二端子耦接所述公共耦接点，其第三端子耦接至所述第一开关的控制端，该第一开关控制电路用于采用其第一端子处的所述输入信号为该第一开关控制电路供电，并且用于基于所述输入信号相对于所述第二端子处的参考地信号的逻辑状态或者所述第一端子处的电流判断所述第二开关是否处于导通状态。
4.根据本公开的一个实施例，所述第一开关控制电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑高电平时判定所述第二开关处于导通状态。在一个实施例中，该第一开关电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑高电平的持续时间大于设定的时间时判定所述第二开关处于导通状态。
5.根据本公开的一个实施例，所述第一开关控制电路进一步地用于在其第一端子处的电流大于设定电流值时判定所述第二开关处于导通状态。在一个实施例中，该第一开关控制电路进一步地用于在其第一端子处的电流大于所述设定电流值的持续时间超过设定的时间时判定所述第二开关处于导通状态。
6.根据本公开的一个实施例，所述第一开关控制电路进一步地用于在所述输入信号
相对于所述参考地信号为逻辑低电平时判定所述第二开关处于关断状态。
7.根据本公开的一个实施例，所述第一开关控制电路进一步地用于在判定所述第二开关处于导通状态时使所述第一开关保持关断。
8.根据本公开的一个实施例，所述第一开关控制电路进一步地用于在判定所述第二开关处于关断状态时控制所述第一开关进行导通和关断切换。
9.根据本公开的一个实施例，所述第一开关控制电路进一步地包括：同步控制模块，耦接于所述第一端子和所述第二端子，并且用于基于所述输入信号和所述参考地信号产生同步控制信号，其中该同步控制模块被配置为在所述输入信号相对于所述参考地信号为逻辑高电平时或者在所述第一端子处的电流大于设定电流值时使该同步控制信号具有指示所述第二开关导通的不使能逻辑状态，并且在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时，使该同步控制信号具有指示所述第二开关关断的使能逻辑状态。
10.根据本公开的一个实施例，该同步控制模块进一步被配置为在所述输入信号相对于所述参考地信号为逻辑高电平的的持续时间大于设定的时间时或者在所述第一端子处的电流大于所述设定电流值的持续时间超过所述设定的时间时，使该同步控制信号具有所述不使能逻辑状态。
11.根据本公开的一个实施例，所述第一开关控制电路进一步地包括：第四端子，配置成当容性储能装置耦接于该第四端子和所述第二端子之间时提供经调整的电压信号。
12.根据本公开的一个实施例，所述第一开关控制电路进一步地包括：电压调整模块，耦接于所述第一端子、所述第二端子和所述第四端子，该电压调整模块被配置为用于在该第四端子和该第二端子之间耦接所述容性储能装置时将所述输入信号转换为所述经调整的电压信号。
13.根据本公开的一个实施例，提供供电兼同步通信单元，其至少包括所述电压调整模块和所述同步控制模块。
14.根据本公开的一个实施例，所述同步控制模块包括：计时/滤波电路，被被构建为在其输入端耦接至所述第一端子，并在其输出端提供所述同步控制信号，计时/滤波电路用于在所述输入信号相对于所述参考地信号跳变为逻辑高电平时开始对该输入信号相对于该参考地信号维持在逻辑高电平的持续时间进行计时，若该输入信号相对于该参考地信号维持在逻辑高电平的持续时间小于所述设定的时间则使所述同步控制信号具有所述使能逻辑状态，若该输入信号相对于该参考地信号维持在逻辑高电平的持续时间超过所述设定的时间时则使所述同步控制信号具有所述不使能逻辑状态。
15.根据本公开的一个实施例，该计时/滤波电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时使所述同步控制信号具有所述使能逻辑状态。
16.根据本公开的一个实施例，所述同步控制模块进一步包括：电流能力检测电路，至少耦接于所述所述第一端子和所述第二端子，用于检测所述第一端子处的电流是否大于所述设定电流值，其被配置为响应于所述输入信号相对于所述参考地信号的上升跳变沿时开始在所述设定的时间内从所述第一端子向所述第二端子以所述设定电流值提供放电通路。
17.根据本公开的一个实施例，所述同步控制模块进一步包括：可控放电装置，耦接于
所述第一端子与所述第二端子之间，其被配置为受控以接通或切断从所述第一端子向所述第二端子的放电通路，并且在接通所述放电通路时，从所述第一端子向所述第二端子提供具有所述设定电流值的放电电流；和放电控制电路，用于响应于所述输入信号相对于所述参考地信号的上升沿产生脉冲宽度为所述设定的时间的脉冲信号作为放电控制信号以控制所述可控放电装置在所述设定的时间内接通所述放电通路，并在所述设定的时间之外切断所述放电通路。
18.根据本公开的一个实施例，所述同步控制模块进一步包括：耐压电路，耦接于所述所述第一端子与所述计时/滤波电路之间，用于在所述输入信号高于第二设定幅值时为该同步控制模块内部的电路提供耐压保护。
19.根据本公开的一个实施例，所述同步控制模块进一步包括：拉电流装置，耦接于所述计时/滤波电路的输入端和所述第二端子之间，用于提供由该计时 /滤波电路的输入端向所述第二端子方向的下拉电流，该下拉电流的电流值在 1μa至20μa的范围。
20.根据本公开的一个实施例，所述供电兼同步通信单元进一步包括：电压跟随保护模块，其跟随输入端耦接于所述第一端子，该电压跟随保护模块基于所述输入信号在其跟随输出端产生跟随输出信号，以所述参考地信号为基准，使该跟随输出信号在所述输入信号相对于所述参考地信号的变化量的幅值低于第一设定幅值时跟随所述输入信号并在所述变化量的幅值高于该第一设定幅值时停止跟随所述输入信号，这种情况下，该供电兼同步通信单元中的除该电压跟随保护模块之外的其余耦接所述第一端子的模块或电路或装置均从耦接所述第一端子替换为耦接至所述跟随输出端。
21.根据本公开的一个实施例，所述的功率转换器进一步包括：第二开关控制电路，具有用于接收供电信号的第一端、用作接地端并可以耦接至功率转换器的所述参考地的第二端、以及用作提供低侧开关驱动信号的第三端，该低侧开关驱动信号可以用于控制所述低侧开关的导通和关断切换。
22.根据本公开的一个实施例，所述输入信号包括所述供电信号或者所述低侧开关驱动信号。
23.根据本公开的一个实施例，所述高侧开关控制电路的第一端子通过单向导通器件接收所述输入信号，该单向导通器件被配置为在由所述高侧开关控制电路的外部进入所述第一端子的方向上导通，并且在所述第一端子向所述高侧开关控制电路外部的方向上阻断，该单向导通器件具有高于设定电压值的反向击穿电压。
24.本公开的一个实施例还提出了一种开关控制电路，包括：第一端子，用作输入端；第二端子，用作该开关控制电路的参考地端；第三端子，用作该开关控制电路的输出端；该开关控制电路用于采用其第一端子处的输入信号为该开关控制电路供电，并且用于基于所述输入信号相对于所述第二端子处的参考地信号的逻辑状态或者所述第一端子处的电流控制所述第三端子处的驱动信号的逻辑状态。
25.根据本公开的一个实施例，该开关控制电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑高电平时使所述驱动信号保持在复位逻辑状态。在一个实施例中，该开关控制电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑高电平的持续时间大于设定的时间时使所述驱动信号保持在复位逻辑状态。
26.根据本公开的一个实施例，该开关控制电路进一步地用于在其第一端子处的电流
大于设定电流值时使所述驱动信号保持在复位逻辑状态。在一个实施例中，该开关控制电路进一步地用于在其第一端子处的电流大于所述设定电流值的持续时间超过设定的时间时使所述驱动信号保持在复位逻辑状态。
27.根据本公开的一个实施例，该开关控制电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑低电平时允许所述驱动信号在复位逻辑状态和置位逻辑状态之间切换。
28.根据本公开的一个实施例，该开关控制电路进一步地包括：同步控制模块，耦接于所述第一端子和所述第二端子，并且用于基于所述输入信号和所述参考地信号产生同步控制信号，其中该同步控制模块被配置为在所述输入信号相对于所述参考地信号为逻辑高电平时或者在所述第一端子处的电流大于设定电流值时使该同步控制信号具有不使能逻辑状态以控制所述驱动信号保持在复位逻辑状态。
29.根据本公开的一个实施例，该同步控制模块进一步被配置为在所述输入信号相对于所述参考地信号为逻辑高电平的持续时间大于设定的时间时或者在所述第一端子处的电流大于所述设定电流值的持续时间超过所述设定的时间时，使该同步控制信号具有所述不使能逻辑状态。
30.根据本公开的一个实施例，该同步控制模块进一步被配置为在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时，使该同步控制信号具有使能逻辑状态以允许所述驱动信号在复位逻辑状态和置位逻辑状态之间切换。
31.根据本公开的一个实施例，该开关控制电路进一步地包括：第四端子，配置成当容性储能装置耦接于该第四端子和所述第二端子之间时提供经调整的电压信号。
32.根据本公开的一个实施例，该开关控制电路进一步地包括：电压调整模块，耦接于所述第一端子、所述第二端子和所述第四端子，该电压调整模块被配置为用于在该第四端子和该第二端子之间耦接所述容性储能装置时将所述输入信号转换为所述经调整的电压信号。
33.根据本公开的一个实施例，该开关控制电路包括供电兼同步通信单元，该供电兼同步通信单元可以至少包括所述电压调整模块和所述同步控制模块。
34.根据本公开各实施例的开关控制电路可以使用单个端子(即其第一端子) 作为其电源输入端子，同时复用作为其同步通信端子在应用于开关转换器中时来实现该开关转换器的高侧开关控制和低侧开关控制的同步通信。与传统的需要两个单独的端子(或引脚)分别用于电源输入和同步控制的栅极驱动器相比，本公开的开关控制电路在集成于半导体晶片上时可以至少节约一个输入/输出(i/o)端子(或焊盘)，或者在封装在集成电路芯片中时可以至少节约一个管脚。这样可以既节省成本又节省尺寸。
附图说明
35.下面的附图有助于更好地理解接下来对本发明实施例的描述。为简明起见，不同附图中相同或类似的组件或结构采用相同的附图标记。
36.图1示意出了一反激式变换器10的电路架构示意图。
37.图2示意出了根据本公开一实施例的的功率转换器100的电路架构示意图。
38.图3示意出了根据本公开一实施例的供电兼同步通信单元210的更详细的电路架构示意图。
39.图4示意出了根据本公开一个示例性实施例的计时/滤波电路306的电路架构示意图。
40.图5示意出了根据本公开一实施例的同步控制模块213中部分信号的波形示意图500。
具体实施方式
41.在下面对本发明的详细描述中，为了更好地理解本发明的实施例，描述了大量的电路、元件、方法等的具体细节。本领域技术人员将理解，即使缺少一些细节，本发明同样可以实施。为清晰明了地阐述本发明，一些为本领域技术人员所熟知的细节在此不再赘述。
42.图2示意性地示出了示意出了根据本公开一实施例的功率转换器100的电路架构示意图。功率转换器100可包括半桥开关电路110，其可以包括高侧开关(第一开关)qh和低侧开关(第二开关)ql。高侧开关qh可具有第一端子、第二端子和控制端子，其中高侧开关qh的第一端子可耦接到功率转换器100的输入端子in。低侧开关ql也可以具有第一端子、第二端子和控制端子，其中低侧开关ql的第一端子可以耦接到高侧开关qh的第二端子以形成公共连接端sw，低侧开关ql的第二端子可以耦接到功率转换器100的参考地(pgnd)。
43.在图2示例中，功率转换器100还可以包括高侧开关控制电路(第一开关控制电路)120，用于控制高侧开关qh。高侧开关控制电路120可以包括：第一端子t1，其可以配置为高侧开关控制电路120的供电端/供电引脚；第二端子t2，其可以配置为高侧开关控制电路120的参考地端/参考地引脚；以及第三端子t3，其可以被配置为高侧开关控制电路120的输出端子，以提供高侧开关驱动信号(第一开关驱动信号)vgh。根据本公开一实施例，高侧开关控制电路120的第二端子t2可以耦接到所述公共连接端sw。高侧开关驱动信号vgh可具有用于驱动高压侧开关qh关断的复位逻辑状态(如逻辑低) 和用于驱动高侧开关qh导通的置位逻辑状态(如逻辑高)。高侧开关控制电路120可以被配置为采用其第一端子t1处所接收的输入信号(例如标记为 vcc)获取电能以为该高侧开关控制电路120供电。
44.根据本公开的一个示例性实施例，功率转换器100还可以包括低侧开关控制电路(第二开关控制电路)130，用于控制所述低侧开关ql。在一个实施例中，该低侧开关控制电路130可以具有配置为用于接收供电信号vp的第一端sp、配置为用作接地端并可以耦接至功率转换器100的参考地pgnd的第二端gnd、以及配置为用作提供低侧开关驱动信号vgl的第三端gl，该低侧开关驱动信号vgl可以用于控制所述低侧开关ql的导通和关断切换。
45.根据本公开的一个示例性实施例，功率转换器100还可包括电感性储能装置t，其在图2的示例中被示为具有初级绕组lp和次级绕组ls的变压器t。初级绕组lp可耦接于功率转换器100的输入端子in与所述高侧开关qh和低压侧开关ql的公共连接端sw之间。llk示意性表示变压器t的漏感。次级绕组ls可具有第一端和第二端，该次级绕组ls的第一端可通过同步整流开关sr(例如，包括mosfet)耦接到功率转换器100的输出端子out，该次级绕组ls的第二端可耦接到功率转换器100的次级侧参考地sgnd。输出容性储能装置co可以耦接于功率转换器100的输出端子out和次级侧参考地sgnd 之间。因而在图2的示例性实施例中，功率转换器100具有反激式转换器拓扑。用于向低侧开关控制电路130供电的所述供电信号
vp可以由变压器t 的辅助绕组laux产生，该辅助绕组laux感应耦合到变压器t的初级绕组lp 和次级绕组ls。二极管daux和电容器caux可以耦接于该辅助绕组laux的第一端和第二端之间，可将电容器caux两端的电压作为所述供电信号vp。
46.根据本公开的一个示例性实施例，高侧开关控制电路120的第一端子t1 处所接收的输入信号vcc可以包括所述供电信号vp。根据本公开的另一示例性实施例，高侧开关控制电路120的第一端子t1处所接收的输入信号vcc 可以包括所述低侧开关驱动信号vgl。根据本公开的其它实施例，高侧开关控制电路120的第一端子t1处所接收的输入信号vcc可以包括其它能够提供电能的信号。根据本公开的一个示例性实施例，高侧开关控制电路120的第一端子t1可以通过单向导通器件dg接收所述输入信号vcc，该单向导通器件dg可以被配置为在由高侧开关控制电路120外部进入所述第一端子t1的方向上导通，并且在所述第一端子t1向所述高侧开关控制电路120外部的方向上阻断。该单向导通器件dg可以具有高于设定电压值的反向击穿电压，例如，该设定电压值可以由所述输入信号vcc相对于所述参考地信号vss的最大电压幅值确定。举个例子，假设在一个应用中，功率变换器100的输入端子in所接收的电源信号vin为380v，在其输出端子out所需输出电压为20v，变压器t的初级绕组lp和次级绕组ls之间的线圈匝数比为8：1，次级绕组 ls与辅助绕组laux之间的线圈匝数比为1：2，若所述输入信号vcc为所述供电信号vp，则在低侧开关ql关断的时刻，所述输入信号vcc相对于所述参考地信号vss的最大电压幅值可能达到500v，若所述输入信号vcc为所述低侧开关驱动信号vgl时，低侧开关ql关断的时刻，所述输入信号vcc相对于所述参考地信号vss的最大电压幅值可能达到530v。因而在这个例子中，可以选取所述单向导通器件dg具有比如600v或者700v的反向击穿电压，以便在低侧开关ql关断时刻保护所述高侧开关控制电路120不被损毁。
47.根据本公开的一个示例性实施例，高侧开关控制电路120可进一步配置为通过第一端子t1实现高侧开关控制和低压侧开关控制的同步通信。高侧开关控制和低侧开关控制的同步通信对于防止高侧开关qh和低侧开关ql同时导通至关重要。在一个实施例中，高侧开关控制电路120可以被构建适用于基于其第一端子t1处的输入信号vcc相对于所述第二端子t2处的参考地信号(例如标记为vss)的逻辑状态判断所述低侧开关ql是否导通，从而实现高侧开关控制和低压侧开关控制的同步通信。例如，在一个实施例中，所述高侧开关控制电路120可以在所述输入信号vcc相对于所述参考地信号vss 为逻辑高电平时判定所述低侧开关ql处于导通状态。进一步地，在一个实施例中，所述高侧开关控制电路120可以在所述输入信号vcc相对于所述参考地信号vss为逻辑高电平的状态的持续时间大于设定的时间td时判定所述低侧开关ql处于导通状态。该设定的时间td可以根据实际应用需求及功率转换器100的应用参数而设置。在一个替换性实施例中，高侧开关控制电路120 可以被构建适用于基于其第一端子t1处的电流(例如标记为icc)判断所述低侧开关ql是否导通，从而实现高侧开关控制和低压侧开关控制的同步通信。例如，在一个实施例中，所述高侧开关控制电路120可以被配置为用于在其第一端子t1处的电流icc大于设定电流值i1时判定所述低侧开关ql处于导通状态。在一个示例性实施例中，所述设定电流值i1可以在1ma至15ma的范围。在一个示例性实施例中，所述设定电流值i1可以在3ma至15ma的范围。在一个示例性实施例中，所述设定电流值i1可以在10ma至15ma的范围。进一步地，在一个实施例中，所述高侧开关控制电路120可以在其第一端子t1处的电流icc大于所述设定电流值i1的状态
的持续时间超过所述设定的时间td时判定所述低侧开关ql处于导通状态。
48.因此，根据本发明各实施例的高侧开关控制电路120可以使用单个端子 (即其第一端子t1)作为其电源输入端子，同时复用作为其同步通信端子来实现高侧开关控制和低侧开关控制的同步通信。与传统的需要两个单独的端子(或引脚)分别用于电源输入和同步控制的栅极驱动器(如图1中的12) 相比，高侧开关控制电路120在集成于半导体晶片上时可以至少节约一个输入/输出(i/o)端子(或焊盘)，或者在封装在集成电路芯片中时可以至少节约一个管脚。这样可以既节省成本又节省尺寸。
49.根据本公开的一个示例性实施例，根据本公开的一个示例性实施例，所述高侧开关控制电路120在判定所述低侧开关ql处于导通状态时不使能以使所述高侧开关qh保持关断，避免高侧开关qh和低侧开关ql同时导通。
50.根据本公开的一个示例性实施例，所述高侧开关控制电路120还可以进一步被配置为用于基于所述输入信号vcc相对于所述第二端子t2处的参考地信号vss的逻辑状态判断所述低侧开关ql是否关断。在一个示例性实施例中，所述高侧开关控制电路120可以在所述输入信号vcc相对于所述参考地信号 vss为低电平时判定所述低侧开关ql处于关断状态。在一个示例性实施例中，所述高侧开关控制电路120可以在所述输入信号vcc相对于所述参考地信号 vss从逻辑高电平跳变为逻辑低电平时判定所述低侧开关ql处于关断状态。根据本公开的一个示例性实施例，所述高侧开关控制电路120在判定所述低侧开关ql处于关断状态时(即：在所述输入信号vcc相对于所述参考地信号 vss为逻辑低电平时或者在所述输入信号vcc相对于所述接地引脚处的参考地信号vss从逻辑高电平跳变为逻辑低电平时)使能以使该高侧开关控制电路120可以控制所述高侧开关qh进行导通和关断切换。
51.根据本公开的一个示例性实施例，高侧开关控制电路120还可包括第四端子t4，配置成当容性储能装置cb耦接于该高侧开关控制电路120的第四端子t4和第二端子t2之间时可提供经调整的电压信号vdd。
52.根据本公开的一个示例性实施例，高侧开关控制电路120还可以包括供电兼同步通信单元210，其可以耦接到高侧开关控制电路120的第一端子t1、第二端子t2和第四端子t4，并且被配置为基于该第一端子t1处所接收的输入信号vcc，在该第四端子t4和该第二端子t2之间耦接所述容性储能装置 cb时产生所述经调整的电压信号vdd。根据本公开的一个示例性实施例，该供电兼同步通信单元210可以进一步被配置为基于该第一端子t1处所接收的输入信号vcc，产生同步控制信号sn，其中，该同步控制信号sn具有指示低侧开关ql导通的不使能逻辑状态(例如逻辑高)和指示低侧开关ql关断的使能逻辑状态(例如逻辑低)。在一个实施例中，该供电兼同步通信单元210 可以在所述输入信号vcc相对于所述参考地信号vss为逻辑高电平时(或者进一步地可以在所述输入信号vcc相对于所述参考地信号vss为逻辑高电平的状态的持续时间大于设定的时间td时)使该同步控制信号sn具有所述不使能逻辑状态。在一个替换性实施例中，该供电兼同步通信单元210可以在所述第一端子t1处的电流icc大于所述设定电流值i1时(或者进一步地，在所述第一端子t1处的电流icc大于所述设定电流值i1的状态的持续时间超过所述设定的时间td时)使该同步控制信号sn具有所述不使能逻辑状态。在一个实施例中，该供电兼同步通信单元210可以在所述输入信号vcc相对于所述参考地信号vss为低电平时或者在所述输入信号vcc相对于所述参考地信号vss从逻辑高电平跳变为逻辑低电平时，使该同步控制信号sn具有所述使能逻辑状态。
53.根据本公开的一个示例性实施例，若高侧开关控制电路120的第一端子 t1处所接收的输入信号vcc例如为所述低侧开关驱动信号vgl，该供电兼同步通信单元210可以包括：电压调整模块212和同步控制模块213。由于该低侧开关驱动信号vgl相对于功率转换器100的参考地pgnd通常具有调整良好的例如在10v～20v的范围内的电压幅值，则高侧开关控制电路120可以不要求其供电兼同步通信单元210能够耐受高压。这里的“高压”在一个示例中可能指高于低侧开关驱动信号vgl的电压幅值(例如10v～20v)的电压，在另一个示例中可能指甚至高于20v到100v的电压，或者在另一个示例中可能指高于100v到1500v的电压。因而在这种情况下，电压调整模块212和同步控制模块213可以由低压器件组成。例如这里的“低压器件”可以指那些击穿电压或者额定工作电压低于所述低侧开关驱动信号vgl的电压幅值的电路元器件。低压器件不仅具有成本效益和尺寸节约，而且有助于降低设计复杂性和功耗。该电压调整模块212可以耦接到高侧开关控制电路120的所述第一端子t1和所述第二端子t2和所述第四端子t4，该电压调整模块212可以被配置为用于在该第四端子t4和该第二端子t2之间耦接所述容性储能装置cb时将所述输入信号vcc转换为所述经调整的电压信号vdd。该同步控制模块213可以耦接到高侧开关控制电路120的所述第一端子t1和所述第二端子t2，基于所述输入信号vcc和所述参考地信号vss产生所述同步控制信号 sn。在一个实施例中，该同步控制模块213可以在所述输入信号vcc相对于所述参考地信号vss为逻辑高电平时(或者进一步地可以在所述输入信号vcc 相对于所述参考地信号vss为逻辑高电平的状态的持续时间大于设定的时间 td时)使该同步控制信号sn具有所述不使能逻辑状态。在一个替换性实施例中，该同步控制模块213可以在所述第一端子t1处的电流icc大于所述设定电流值i1时(或者进一步地，在所述第一端子t1处的电流icc大于所述设定电流值i1的状态的持续时间超过所述设定的时间td时)使该同步控制信号sn具有所述不使能逻辑状态。在一个实施例中，该同步控制模块213 可以在所述输入信号vcc相对于所述参考地信号vss为低电平时或者在所述输入信号vcc相对于所述参考地信号vss从逻辑高电平跳变为逻辑低电平时，使该同步控制信号sn具有所述使能逻辑状态。
54.根据本公开的一个示例性实施例，若高侧开关控制电路120的第一端子 t1处所接收的输入信号vcc例如为所述供电信号vp，该供电兼同步通信单元 210可以进一步包括：电压跟随保护模块211，其具有高于所述低侧开关导通状态下所述输入信号vcc相对于所述参考地信号vss的变化量所能达到的最大幅值的击穿电压，用于为例如所述电压调整模块212和所述同步控制模块 213提供保护作用以免这些电路在所述输入信号vcc相对于所述参考地信号 vss的变化量的幅值太高时遭受损毁。在这种情况下，所述电压调整模块212 和所述同步控制模块213可以通过该电压跟随保护模块211耦接至所述第一端子t1。在一个实施例中，该电压跟随保护模块211可以具有跟随输入端n1 和跟随输出端n2，该跟随输入端n1耦接于所述第一端子t1，该电压跟随保护模块211可以基于所述输入信号vcc在其跟随输出端n2产生跟随输出信号 vn2，以所述参考地信号vss为基准，使该跟随输出信号vn2在所述输入信号 vcc相对于所述参考地信号vss的变化量的幅值低于第一设定幅值vf时跟随所述输入信号vcc并在所述变化量的幅值高于该第一设定幅值vf时停止跟随所述输入信号vcc。在一个实施例中，所述第一设定幅值vf的取值可以在5v 至20v的范围。在一个实施例中，所述第一设定幅值vf的取值可以在6v至 15v的范围。在一个实施例中，所述第一设定幅值vf的取值可以在6v至12v 的范围。在一个实施例中，所述第一设定幅值vf的取值可以在6v至10v
的范围。在一个实施例中，所述第一设定幅值vf的取值可以在8v至10v的范围。本领域的技术人员应该理解，所述跟随输出信号vn2跟随所述输入信号 vcc可以指所述跟随输出信号vn2与所述输入信号vcc相对于所述参考地信号vss的变化一致，所述跟随输出信号vn2停止跟随所述输入信号vcc则可以指该跟随输出信号vn2不再随所述输入信号vcc相对于所述参考地信号 vss变化而变化。因此，在一个实施例中，若∣vcc-vss∣≤vf，则vn2≈vcc；若∣vcc-vss∣＞vf，则vn2保持不变。在这种情况下，所述电压调整模块212，可以耦接该电压跟随保护模块211的跟随输出端n2、所述第二端子t2和所述第四端子t4，该电压调整模块212可以被配置为用于在该第四端子t4和该第二端子t2之间耦接所述容性储能装置cb时将所述跟随输出信号vn2转换为所述经调整的电压信号vdd。所述同步控制模块213可以耦接于该电压跟随保护模块的跟随输出端n2和所述第二端子t2，基于所述跟随输出信号 vn2产生所述同步控制信号sn。
55.图3示意出了根据本公开一实施例的供电兼同步通信单元210的更详细的电路架构示意图。以该供电兼同步通信单元210包含电压跟随保护模块211 为例子，在图3的示例性实施例中，所述电压跟随保护模块211可以包括例如耐高压结型场效应晶体管(jfet)，其具有夹断电压可用作所述设定的第一幅值vf。该耐高压jfet的漏极端可以用作跟随输入端n1耦接于所述第一端子t1，其源极端可以用作所述跟随输出端n2，其栅极端耦接所述第二端子 t2。当所述第一端子t1处接收的所述输入电压vcc相对于所述第二端子t2 处的所述参考地信号vss低于该jfet的夹断电压(即本示例中的所述设定的第一幅值vf)时，该jfet导通，其源极端(即本示例中的所述跟随输出端n2)产生的跟随输出电压vn2跟随其漏极端(即本示例中的跟随输入端n1) 处的所述输入电压vcc。当所述第一端子t1处接收的所述输入电压vcc相对于所述第二端子t2处的所述参考地信号vss高于该jfet的夹断电压(即本示例中的所述设定的第一幅值vf)时，该jfet的沟道夹断，其源极端(即本示例中的所述跟随输出端n2)产生的跟随输出电压vn2停止跟随其漏极端(即本示例中的跟随输入端n1)处的所述输入电压vcc，不再随vcc升高而升高。该电压跟随保护模块211(例如jfet)具有高于所述输入信号vcc相对于所述参考地信号vss的变化量的最大幅值的击穿电压。仍旧以功率变换器100 的输入端子in所接收的电源信号vin为380v，在其输出端子out所需输出电压为20v为例，假设变压器t的初级绕组lp和次级绕组ls之间的线圈匝数比为8：1，次级绕组ls与辅助绕组laux之间的线圈匝数比为1：2，若所述输入信号vcc为所述供电信号vp，则在低侧开关ql导通时，所述输入信号vcc相对于所述参考地信号vss的最大电压幅值可能达到40v，因而在这个例子中，可以选取该电压跟随保护模块211(例如jfet)的击穿电压为高于40v。若所述输入信号vcc为所述低侧开关驱动信号vgl，则在低侧开关 ql导通时，所述输入信号vcc相对于所述参考地信号vss的最大电压幅值可能达到例如10v～20v，则供电兼同步通信单元210可以不包括所述压跟随保护模块211。
56.本领域的技术人员应该理解图3的例子中将电压跟随保护模块211示意为包括耐高压jfet仅为提供一个例子帮助理解，并不用于对本发明进行限定。在其它的实施例中，电压跟随保护模块211可以包括任何能够实现使其输出的跟随输出信号vn2在所述输入信号vcc相对于所述参考地信号vss的变化量的幅值低于所述第一设定幅值vf时跟随所述输入信号vcc并在所述变化量的幅值高于该第一设定幅值vf时停止跟随所述输入信号vcc的装置。该电压保护模块211可以对耦接于其跟随输出端n2的电路(例如所述电压调整模块212
和所述同步控制模块213)起到保护作用以免这些电路在所述输入信号vcc相对于所述参考地信号vss的变化量的幅值太高时遭受损毁。
57.根据图3的示例性实施例，所述电压调整模块212可以包括：运算放大器301、调整晶体管302、电流镜303、单向导通器件304、调整反馈电路305。所述运算放大器301可以被构建为在其第一输入端(例如图3例子中示意为“+”输入端)接收参考电压v
ref
，在其第二输入端(例如图3例子中示意为
“‑”
输入端)耦接调整反馈电路305以接收表征所述经调整的电压vdd的调整反馈电压v
fb
，并在其输出端耦接所述调整晶体管302的控制端。该调整晶体管302的第一端耦接所述电流镜303的镜像输入端n4，该调整晶体管302 的第二端耦接所述第二端子t2(即被耦接至所述参考地信号vss)。所述电流镜303的电源端n3可以耦接至所述电压跟随保护模块211的跟随输出端 n2(在不包括所述电压跟随保护模块211的实施例中则耦接至所述第一端子 t1)，该电流镜303的镜像输出端n5可以通过所述单向导通器件304耦接至所述第四端子t4。在图3的例子中，该单向导通器件304可以被配置为从所述镜像输出端n5向所述第四端子t4的方向导通，并且从所述第四端子t4 向所述镜像输出端n5的方向阻断，因而可以防止从所述第四端子t4向所述第一端子t1的任何电流回流(或者可以说该单向导通器件304能防止所述经调整的电压vdd向所述第一端子t1的反向放电)。在图3的例子中，所述电流镜303示意为包括第一镜像晶体管mp1和第二镜像晶体管mp2。在图3的例子中，所述调整反馈电路305示意为包括串联耦接于所述第四端子t4和所述第二端子t2之间的第一反馈电阻r1和第二反馈电阻r2，该第一反馈电阻 r1和第二反馈电阻r2的公共连接点用于提供所述调整反馈电压v
fb
。在图3 的例子中，调整晶体管302的第二端示意为经过调整电阻r3连接至所述第二端子t2以限制流过所述调整晶体管302的最大电流，若流过调整晶体管302 和该调整电阻r3所在支路的电流超过该最大电流时，在该调整电阻r3上产生较大的电压使所述调整晶体管截止/关断。在其它的实施例中，也可以不包括所述调整电阻r3。
58.根据图3的示例性实施例，所述同步控制模块213可以包括：计时/滤波电路306。该计时/滤波电路306可以被构建为在其输入端n6耦接至所述电压跟随保护模块211的跟随输出端n2(在不包括所述电压跟随保护模块211 的实施例中则耦接至所述第一端子t1)，因而其输入端n6处的信号(例如标记为vn6)可以反应所述输入信号vcc相对于所述参考地信号vss的逻辑状态，以下将其提及为逻辑状态表征信号vn6。以所述参考地信号vss为基准，该逻辑状态表征信号vn6的逻辑状态与所述输入信号vcc或者所述跟随输出信号vn2的逻辑状态一致。该计时/滤波电路306可以用于在所述输入信号vcc相对于所述参考地信号vss跳变为逻辑高电平时(即在所述输入信号 vcc相对于所述参考地信号vss的上升跳变沿时)开始对该输入信号vcc相对于该参考地信号vss的维持在逻辑高电平的持续时间进行计时，若该输入信号vcc相对于该参考地信号vss维持在逻辑高电平的持续时间小于所述设定的时间td则该计时/滤波电路306使其输出端n7处输出的所述同步控制信号sn具有所述使能逻辑状态，若该输入信号vcc相对于该参考地信号vss 的维持在逻辑高电平的持续时间超过所述设定的时间td则该计时/滤波电路 306使其输出端n7处输出的所述同步控制信号sn具有所述不使能逻辑状态。该计时/滤波电路306还可以用于在所述输入信号vcc相对于所述参考地信号 vss为逻辑低电平时或者在所述输入信号vcc相对于所述接地引脚处的参考地信号vss从逻辑高电平跳变为逻辑低电平时)使所述同步控制信号sn具有所述使能逻辑状态。
59.图4示意出了根据本公开一个示例性实施例的计时/滤波电路306的电路架构示意
图。在图4的例子中，该计时/滤波电路306可以包括：由第一晶体管401(例如图4中示意为可以包括p型场效应晶体管)和第二晶体管402 (例如图4中示意为可以包括n型场效应晶体管)构成的推免电路400、计时/滤波电容403和反相器405。该第一晶体管401的第一端(例如源端)可以耦接所述经调整的电压信号vdd(例如可以通过内部低压差线性稳压电路耦接所述经调整的电压信号vdd)，其第二端(例如漏端)可以通过阻性元件404耦接所述第二晶体管402的第一端(例如漏端)，该第一晶体管401 的第二端可以作为该推免电路400的输出端。该第二晶体管402的第二端(例如源端)可以耦接所述第二端子t2以耦接所述参考地信号vss。该第一晶体管401的控制端(例如栅端)和该第二晶体管402的控制端(例如栅端)耦接形成该推免电路400的输入端n6。所述计时/滤波电容403耦接于所述推免电路400的输出端与所述第二端子t2之间。所述反相器405耦接于所述所述推免电路400的输出端与所述计时/滤波电路306的输出端n7之间。可以通过所述阻性元件404的阻值和所述计时/滤波电容403的容值调节所述设定的时间td。
60.根据本公开的一个示例性实施例，继续参考图3示意，所述同步控制模块213可以进一步包括：耐压电路307，耦接于所述电压跟随保护模块211 的跟随输出端n2(在不包括所述电压跟随保护模块211的实施例中则耦接至所述第一端子t1)与所述计时/滤波电路306之间，可以用于在所述输入信号vcc或者所述跟随输出信号vn2(以所述参考地信号vss为基准)高于第二设定幅值vm时为该同步控制模块213内部的其它电路(例如包括但不限于所述计时/滤波电路306)提供耐压保护。在一个实施例中，所述第二设定幅值vm的取值可以在2.5v至5.5v的范围。在一个实施例中，所述第二设定幅值vm的取值可以在3v至5v的范围。在图3的例子中，该耐压电路307示意为包括晶体管307，具有高于所述第二设定幅值vm的击穿电压，其第一端耦接所述跟随输出端n2(在不包括所述电压跟随保护模块211的实施例中则耦接至所述第一端子t1)，其第二端耦接所述计时/滤波电路306，其控制端耦接偏置电压v
bias
。本领域的技术人员应该理解，这仅提供一个示例而不用于对本发明进行限定，在其它实施例中，该耐压电路307可以包括任何其它能够耐受高于所述第二设定幅值vm的电压的电路或元件。在所述输入信号vcc 或者所述跟随输出信号vn2(以所述参考地信号vss为基准)低于所述第二设定幅值vm的应用场景中，所述同步控制模块213可以不包括该耐压电路 307。
61.根据本公开的一个示例性实施例，继续参考图3示意，所述同步控制模块213可选地可以进一步包括：拉电流装置308，耦接于所述计时/滤波电路 306的输入端n6和所述第二端子t2之间，用于提供由该计时/滤波电路306 的输入端n6向所述第二端子t2方向的下拉电流i0。在一个实施例中，该下拉电流i0的电流值可以在1μa至20μa的范围。在一个实施例中，该下拉电流i0的电流值可以在3μa至15μa的范围。在一个实施例中，该下拉电流i0 的电流值可以在5μa至10μa的范围。在图3的例子中，该拉电流装置308 示意为包括第一电流源308。本领域的技术人员应该理解，这仅提供一个示例而不用于对本发明进行限定，在其它实施例中，该拉电流装置308可以包括任何其它能够由该计时/滤波电路306的输入端n6向所述第二端子t2方向下拉电流i0的电路或元件，比如可以包括阻性器件或者晶体管等等。
62.根据本公开的一个示例性实施例，继续参考图3示意，所述同步控制模块213可选地可以进一步包括：电流能力检测电路，至少耦接于所述电压跟随保护模块211的跟随输出
端n2(在不包括所述电压跟随保护模块211的实施例中则耦接至所述第一端子t1)和所述第二端子t2，用于检测所述第一端子t1处的电流icc是否大于所述设定电流值i1，若该第一端子t1处的电流 icc大于所述设定电流值i1(或者进一步地该第一端子t1处的电流icc大于所述设定电流值i1的状态的持续时间超过所述设定的时间td)，则表明所述第一端子t1向所述第二端子t2的供电流能力较强，从而可判定所述低侧开关ql处于导通状态。在图3的例子中，该电流能力检测电路可以包括可控放电装置312和放电控制电路313。该可控放电装置312可以耦接于所述电压跟随保护模块211的跟随输出端n2(在不包括所述电压跟随保护模块211 的实施例中则耦接至所述第一端子t1)与所述第二端子t2之间，其被配置为能够受控以接通或切断从所述第一端子t1向所述第二端子t2的放电通路，并且在所述放电通路接通时，可以从所述第一端子t1向所述第二端子t2提供具有所述设定电流值i1的放电电流。该放电控制电路313被配置为可以响应于所述输入信号vcc相对于所述参考地信号vss的上升沿产生脉冲宽度为所述设定的时间td的脉冲信号作为放电控制信号vn8以控制所述可控放电装置312在所述设定的时间td内接通所述放电通路，并在所述设定的时间td 之外切断所述放电通路。例如，在图3的例子中，该放电控制电路313的第一输入端可以耦接所述计时/滤波电路306的输入端n6，其第二输入端可以耦接所述计时/滤波电路306的输出端n7，该放电控制电路313可以用于将该计时/滤波电路306的输入端n6处的电压信号vn6与该计时/滤波电路306 的输出端n7处的所述同步控制信号sn的反相信号进行逻辑与运算并在该放电控制电路313的输出端n8提供所述放电控制信号vn8至所述可控放电装置 312。该放电控制信号vn8响应于所述输入信号vcc相对于所述参考地信号 vss跳变为逻辑高电平时的上升沿产生脉冲宽度为所述设定的时间td的脉冲，因而可以用于控制所述可控放电装置312从所述输入信号vcc相对于所述参考地信号vss的上升跳变沿开始在所述设定的时间td内从第一端子t1 向第二端子t2以所述设定电流值i1提供放电通路。本领域的技术人员应该理解，这仅提供一个示例而不用于对本发明进行限定，在其它实施例中，所述电流能力检测电路可以包括其它任何能够在所述输入信号vcc相对于所述参考地信号vss的上升跳变沿时开始在所述设定的时间td内从第一端子t1 向第二端子t2以所述设定电流值i1提供放电通路的电路。
63.为帮助更好地理解本公开的实施例，图5示意出了在所述同步控制模块 213包括所述可控放电装置312和所述放电控制电路313的实施例中部分信号的波形示意图500。需要注意，在图5的示意中，低侧开关驱动信号vgl 和参考地信号vss的波形是以功率转换器100的参考地pgnd为参考地电势而绘制，跟随输出信号vn2、放电控制信号vn8和同步控制信号sn的波形是以所述参考地信号vss为参考地电势而绘制。由图5可见，在t1时刻，当低侧开关驱动信号vgl相对于功率转换器100的参考地pgnd跳变至置位逻辑状态 (例如逻辑高)从而控制所述低侧开关ql导通时，所述参考地信号vss(在本公开实施例中亦即所述公共连接端sw处的信号)相对于功率转换器100 的参考地pgnd跳变至逻辑低，那么所述输入信号vcc相对于该参考地信号 vss跳变为逻辑高电平，所述跟随输出信号vn2(在包括所述电压跟随保护模块211的实施例中)也跟随跳变至逻辑高电平。然而，由于所述参考地信号 vss可能会由于初级绕组lp和所述公共连接端sw处的寄生电容作用而震荡，例如可参考图5中t4至t6时间内的示意，那么例如在t5时刻所述输入信号 vcc相对于该参考地信号vss也可能会随该参考地信号vss的震荡走低而跳变为逻辑高电平，但这样的跳变并非由于所述低侧开
关ql导通所致，因而需要将其与t1时刻的跳变区分开以免导致误判所述低侧开关ql的导通状态。通常，由所述参考地信号vss震荡引发的所述输入信号vcc相对于该参考地信号vss跳变为逻辑高电平(本公开中称其为噪声脉冲)，其持续时间t
rpl
会小于所述低侧开关ql的导通时间t
on(ls)
，而且这种情况下所述第一端子t1 向所述第二端子t2供电流的能力也不及所述低侧开关ql导通时的供电流能力。根据本公开的各实施例，可以将所述设定的时间td设置为大于所述噪声脉冲的持续时间t
rpl
并且小于所述低侧开关ql的导通时间t
on(ls)
(或者小于所述低侧开关ql的最小导通时间)，即：t
rpl
＜td＜t
on(ls)
。因而，从所述输入信号vcc相对于所述参考地信号vss的上升跳变沿(例如t1时刻)开始，若所述输入信号vcc相对于所述参考地信号vss为逻辑高电平的状态能够维持超过所述设定的时间td，则所述计时/滤波电路306会在所述设定的时间td 结束时(图5中标记为t2时刻)使所述控制信号sn跳变至所述不使能逻辑状态(例如图5中示意为逻辑高)，以指示所述低侧开关ql导通，从而可以防止对于所述低侧开关ql的导通状态的误判的发生。在所述同步控制模块213包括所述可控放电装置312和所述放电控制电路313的实施例中，所述放电控制信号vn8可以响应于所述输入信号vcc相对于所述参考地信号vss 的上升沿产生脉冲宽度为所述设定的时间td的脉冲从而控制所述可控放电装置312以所述设定电流值i1对所述第一端子t1处的该输入信号vcc放电，若这种情况下该输入信号vcc相对于所述参考地信号vss为逻辑高电平的状态的持续时间仍旧能够超过所述设定的时间td，则说明所述第一端子t1处的电流icc大于所述设定电流值i1，因而可以判定是所述低侧开关ql导通状态下才能达到的供电流能力，这会使对于所述低侧开关ql导通状态的判定更精确。另外，所述可控放电装置312和所述放电控制电路313有助于加快对所述噪声脉冲的放电，从而缩短其持续时间t
rpl
，这有利于在设计过程中对所述设定的时间td的取值设置，尤其是在所述功率变换器100工作于轻载 (即：该功率变换器100的负载对该功率变换器的输出电流需求相对较小) 的情况下，所述低侧开关ql的导通时间可能会比较短，缩短所述噪声脉冲的持续时间t
rpl
有助于使所述设定的时间td的取值设置更容易满足t
rpl
＜td＜ t
on(ls)
。在一个示例性实施例中，所述设定的时间td可以在100ns至500ns 的范围。在一个示例性实施例中，所述设定的时间td可以在150ns至500ns 的范围。在一个示例性实施例中，所述设定的时间td可以在150ns至300ns 的范围。
64.返回继续参考图3，在图3的示例性实施例中，所述可控放电装置312 示意为可以包括可控晶体管309和第二电流源310。该可控晶体管309的第一端耦接所述电压跟随保护模块211的跟随输出端n2(在不包括所述电压跟随保护模块211的实施例中则耦接至所述第一端子t1)，其第二端则耦接所述第二端子t2，其控制端耦接所述放电控制电路313的输出端n8以接收所述放电控制信号vn8。该第二电流源310耦接于该可控晶体管309的第二端和所述第二端子t2之间，其可以提供流向所述第二端子t2方向且具有所述设定电流值i1的电流。所述放电控制信号vn8每次响应于所述输入信号vcc 相对于所述参考地信号vss的上升沿产生的脉冲宽度为所述设定的时间td 的脉冲可以控制所述可控晶体管309在该设定的时间td内导通，从而在该设定的时间td内通过该第二电流源310从所述第一端子t1向所述第二端子t2 以所述设定电流值i1提供放电通路。本领域的技术人员应该理解，这仅提供一个示例而不用于对本发明进行限定，在其它实施例中，所述可控放电装置 312可以包括任何其它的能够受控以接通或切断从所述第一端子t1向所述第二端子t2的放电通路的电路，并且在所述放电通路接通时，可以从所述第一端子t1向所述第二端子t2提供具有所述设定
电流值i1的放电电流。
65.在图3的示例性实施例中，所述放电控制电路313示意为可以包括反相器311和逻辑与运算电路314。该反相器311的输入端耦接所述计时/滤波电路306的输出端n7以接收所述同步控制信号sn，该反相器311的输出端耦接至所述逻辑与运算电路314的第一输入端。该逻辑与运算电路314的第二输入端可以耦接所述计时/滤波电路306的输入端n6以接收所述逻辑状态表征信号vn6。该逻辑与运算电路314将所述同步控制信号sn和所述逻辑状态表征信号vn6进行逻辑与运算后在其输出端提供所述放电控制信号vn8。可选地，该放电控制电路313可以进一步包括串联耦接于所述计时/滤波电路 306的输入端n6和所述逻辑与运算电路314的第二输入端之间的两个反相器 315。本领域的技术人员应该理解，这仅提供一个示例而不用于对本发明进行限定，在其它实施例中，所述放电控制电路313可以包括任何其它能够响应于所述输入信号vcc相对于所述参考地信号vss的上升沿产生脉冲宽度为所述设定的时间td的脉冲的电路。
66.根据本公开的一个示例性实施例，返回继续参考图2，高侧开关控制电路120还可以包括逻辑控制模块220和驱动器230。在一个示例中，逻辑控制模块220和驱动器230可以由供电兼同步通信单元210所提供的所述经调整的电压信号vdd供电。逻辑控制模块220可以被配置为至少接收所述同步控制信号sn，并且至少部分地基于该同步控制信号sn向驱动器230提供控制信号dr。驱动器230可被配置为用于增强该控制信号dr的驱动能力以提供所述高侧开关驱动信号vgh。例如，在一个实施例中，逻辑控制模块220 可以被配置为用于在所述同步控制信号sn处于第一逻辑电平(例如逻辑高) 时(即该同步控制信号sn指示所述供电兼同步通信单元210检测到所述低侧开关ql导通时)，将所述控制信号dr锁定在逻辑低电平从而将所述高侧开关驱动信号vgh锁定在复位逻辑状态(例如逻辑低)以使所述高侧开关qh保持关断。该逻辑控制模块220还可以进一步被配置为当同步控制信号sn处于第二逻辑电平(例如逻辑低)时(即该同步控制信号sn指示所述供电兼同步通信单元210检测到所述低侧开关ql处于关断状态时)，来使能/允许所述控制信号dr根据输入至该逻辑控制模块220的其它信号(例如指示流过所述高侧开关qh的电流的电流感测信号vcs)在逻辑高和逻辑低之间切换，从而使能 /允许所述高侧开关驱动信号vgh在其置位逻辑状态(例如逻辑高)和复位逻辑状态(例如逻辑低)之间切换，以使能/允许所述高侧开关qh进行导通和关断切换。
67.以上虽然详细介绍了本发明的一些实施例，然而应该理解，这些实施例仅用于示例性的说明，并不用于限定本发明的范围。其它可行的选择性实施例可以通过阅读本公开被本技术领域的普通技术人员所了解。
技术特征：1.一种功率转换器，包括：第一开关，具有第一端、第二端和控制端，该第一开关的第一端耦接该功率转换器的输入端口；第二开关，具有第一端、第二端和控制端，该第二开关的第一端耦接所述第一开关的第二端形成公共耦接点，该第二开关的第二端耦接该功率转换器的参考地；以及第一开关控制电路，具有第一端子、第二端子以及第三端子，其第一端子用于接收输入信号，其第二端子耦接所述公共耦接点，其第三端子耦接至所述第一开关的控制端，该第一开关控制电路用于采用其第一端子处的所述输入信号为该第一开关控制电路供电，并且用于基于所述输入信号相对于所述第二端子处的参考地信号的逻辑状态或者所述第一端子处的电流判断所述第二开关是否处于导通状态。2.如权利要求1所述的功率转换器，其中所述第一开关控制电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑高电平时判定所述第二开关处于导通状态。3.如权利要求2所述的功率转换器，其中所述第一开关控制电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑高电平的持续时间大于设定的时间时判定所述第二开关处于导通状态。4.如权利要求1所述的功率转换器，其中所述第一开关控制电路进一步地用于在其第一端子处的电流大于设定电流值时判定所述第二开关处于导通状态。5.如权利要求4所述的功率转换器，其中所述第一开关控制电路进一步地用于在其第一端子处的电流大于所述设定电流值的持续时间超过设定的时间时判定所述第二开关处于导通状态。6.如权利要求1所述的功率转换器，其中所述第一开关控制电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑低电平时判定所述第二开关处于关断状态。7.如权利要求1所述的功率转换器，其中所述第一开关控制电路进一步地用于在判定所述第二开关处于导通状态时使所述第一开关保持关断。8.如权利要求1所述的功率转换器，其中所述第一开关控制电路进一步地用于在判定所述第二开关处于关断状态时控制所述第一开关进行导通和关断切换。9.如权利要求1所述的功率转换器，其中所述第一开关控制电路进一步地包括：同步控制模块，耦接于所述第一端子和所述第二端子，并且用于基于所述输入信号和所述参考地信号产生同步控制信号，其中该同步控制模块被配置为在所述输入信号相对于所述参考地信号为逻辑高电平时或者在所述第一端子处的电流大于设定电流值时使该同步控制信号具有指示所述第二开关导通的不使能逻辑状态，并且在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时，使该同步控制信号具有指示所述第二开关关断的使能逻辑状态。10.如权利要求9所述的功率转换器，其中该同步控制模块进一步被配置为在所述输入信号相对于所述参考地信号为逻辑高电平的持续时间大于设定的时间时或者在所述第一端子处的电流大于所述设定电流值的持续时间超过所述设定的时间时，使该同步控制信号具有所述不使能逻辑状态。11.如权利要求1所述的功率转换器，其中所述第一开关控制电路进一步地包括：第四端子，配置成当容性储能装置耦接于该第四端子和所述第二端子之间时提供经调
整的电压信号。12.如权利要求11所述的功率转换器，其中所述第一开关控制电路进一步地包括：电压调整模块，耦接于所述第一端子、所述第二端子和所述第四端子，该电压调整模块被配置为用于在该第四端子和该第二端子之间耦接所述容性储能装置时将所述输入信号转换为所述经调整的电压信号。13.如权利要求11所述的功率转换器，其中所述第一开关控制电路进一步地包括：供电兼同步通信单元，耦接所述第一端子、所述第二端子和所述第四端子，其被配置为基于该第一端子处所接收的输入信号，在该第四端子和该第二端子之间耦接所述容性储能装置时产生所述经调整的电压信号，并且进一步被配置为基于所述输入信号产生同步控制信号，其中，该同步控制信号具有指示所述第二开关导通的不使能逻辑状态和指示所述第二开关关断的使能逻辑状态。14.如权利要求13所述的功率转换器，其中所述供电兼同步通信单元包括：电压调整模块，耦接于所述第一端子、所述第二端子和所述第四端子，该电压调整模块被配置为用于在该第四端子和该第二端子之间耦接所述容性储能装置时将所述输入信号转换为所述经调整的电压信号；和同步控制模块，耦接于所述第一端子和所述第二端子，并且用于基于所述输入信号和所述参考地信号产生同步控制信号，其中该同步控制模块被配置为在所述输入信号相对于所述参考地信号为逻辑高电平时或者在所述第一端子处的电流大于设定电流值时使该同步控制信号具有指示所述第二开关导通的不使能逻辑状态，并且在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时，使该同步控制信号具有指示所述第二开关关断的使能逻辑状态。15.如权利要求14所述的功率转换器，其中所述同步控制模块包括：计时/滤波电路，被构建为在其输入端耦接至所述第一端子，并在其输出端提供所述同步控制信号，计时/滤波电路用于在所述输入信号相对于所述参考地信号跳变为逻辑高电平时开始对该输入信号相对于该参考地信号维持在逻辑高电平的持续时间进行计时，若该输入信号相对于该参考地信号维持在逻辑高电平的持续时间小于所述设定的时间则使所述同步控制信号具有所述使能逻辑状态，若该输入信号相对于该参考地信号维持在逻辑高电平的持续时间超过所述设定的时间时则使所述同步控制信号具有所述不使能逻辑状态。16.如权利要求15所述的功率转换器，其中该计时/滤波电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时使所述同步控制信号具有所述使能逻辑状态。17.如权利要求15所述的功率转换器，其中所述同步控制模块进一步包括：电流能力检测电路，至少耦接于所述所述第一端子和所述第二端子，用于检测所述第一端子处的电流是否大于所述设定电流值，其被配置为响应于所述输入信号相对于所述参考地信号的上升跳变沿时开始在所述设定的时间内从所述第一端子向所述第二端子以所述设定电流值提供放电通路。18.如权利要求15所述的功率转换器，其中所述同步控制模块进一步包括：可控放电装置，耦接于所述第一端子与所述第二端子之间，其被配置为受控以接通或切断从所述第一端子向所述第二端子的放电通路，并且在接通所述放电通路时，从所述第
一端子向所述第二端子提供具有所述设定电流值的放电电流；和放电控制电路，用于响应于所述输入信号相对于所述参考地信号的上升沿产生脉冲宽度为所述设定的时间的脉冲信号作为放电控制信号以控制所述可控放电装置在所述设定的时间内接通所述放电通路，并在所述设定的时间之外切断所述放电通路。19.如权利要求14至18其中之一所述的功率转换器，其中所述供电兼同步通信单元进一步包括：电压跟随保护模块，其跟随输入端耦接于所述第一端子，该电压跟随保护模块基于所述输入信号在其跟随输出端产生跟随输出信号，以所述参考地信号为基准，使该跟随输出信号在所述输入信号相对于所述参考地信号的变化量的幅值低于第一设定幅值时跟随所述输入信号并在所述变化量的幅值高于该第一设定幅值时停止跟随所述输入信号；并且该供电兼同步通信单元中的除该电压跟随保护模块之外的其余耦接所述第一端子的模块或电路或装置均从耦接所述第一端子替换为耦接至所述跟随输出端。20.如权利要求15至18其中之一所述的功率转换器，其中所述同步控制模块进一步包括：耐压电路，耦接于所述所述第一端子与所述计时/滤波电路之间，用于在所述输入信号高于第二设定幅值时为该同步控制模块内部的电路提供耐压保护。21.如权利要求15至18其中之一所述的功率转换器，其中所述同步控制模块进一步包括：拉电流装置，耦接于所述计时/滤波电路的输入端和所述第二端子之间，用于提供由该计时/滤波电路的输入端向所述第二端子方向的下拉电流，该下拉电流的电流值在1μa至20μa的范围。22.如权利要求1所述的功率转换器，进一步包括：第二开关控制电路，具有用于接收供电信号的第一端、用作接地端并可以耦接至功率转换器的所述参考地的第二端、以及用作提供低侧开关驱动信号的第三端，该低侧开关驱动信号可以用于控制所述第二开关的导通和关断切换。23.如权利要求22所述的功率转换器，其中所述输入信号包括所述供电信号或者所述低侧开关驱动信号。24.如权利要求1所述的功率转换器，其中所述第一开关控制电路的第一端子通过单向导通器件接收所述输入信号，该单向导通器件被配置为在由所述第一开关控制电路的外部进入所述第一端子的方向上导通，并且在所述第一端子向所述第一开关控制电路外部的方向上阻断，该单向导通器件具有高于设定电压值的反向击穿电压。25.一种开关控制电路，包括：第一端子，用作输入端；第二端子，用作该开关控制电路的参考地端；和第三端子，用作该开关控制电路的输出端；该开关控制电路用于采用其第一端子处的输入信号为该开关控制电路供电，并且用于基于所述输入信号相对于所述第二端子处的参考地信号的逻辑状态或者所述第一端子处的电流控制所述第三端子处的驱动信号的逻辑状态。26.如权利要求25所述的开关控制电路，其进一步地用于在所述输入信号相对于所述
参考地信号为逻辑高电平时使所述驱动信号保持在复位逻辑状态。27.如权利要求26所述的开关控制电路，其进一步地用于在所述输入信号相对于所述参考地信号为逻辑高电平的持续时间大于设定的时间时使所述驱动信号保持在复位逻辑状态。28.如权利要求25所述的开关控制电路，其进一步地用于在其第一端子处的电流大于设定电流值时使所述驱动信号保持在复位逻辑状态。29.如权利要求28所述的开关控制电路，其进一步地用于在其第一端子处的电流大于所述设定电流值的持续时间超过设定的时间时使所述驱动信号保持在复位逻辑状态。30.如权利要求25所述的开关控制电路，其进一步地用于在所述输入信号相对于所述参考地信号为逻辑低电平时允许所述驱动信号在复位逻辑状态和置位逻辑状态之间切换。31.如权利要求25所述的开关控制电路，进一步地包括：同步控制模块，耦接于所述第一端子和所述第二端子，并且用于基于所述输入信号和所述参考地信号产生同步控制信号，其中该同步控制模块被配置为在所述输入信号相对于所述参考地信号为逻辑高电平时或者在所述第一端子处的电流大于设定电流值时使该同步控制信号具有不使能逻辑状态以控制所述驱动信号保持在复位逻辑状态。32.如权利要求31所述的开关控制电路，其中该同步控制模块进一步被配置为在所述输入信号相对于所述参考地信号为逻辑高电平的持续时间大于设定的时间时或者在所述第一端子处的电流大于所述设定电流值的持续时间超过所述设定的时间时，使该同步控制信号具有所述不使能逻辑状态。33.如权利要求31所述的开关控制电路，其中该同步控制模块进一步被配置为在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时，使该同步控制信号具有使能逻辑状态以允许所述驱动信号在复位逻辑状态和置位逻辑状态之间切换。34.如权利要求25所述的开关控制电路，进一步地包括：第四端子，配置成当容性储能装置耦接于该第四端子和所述第二端子之间时提供经调整的电压信号。35.如权利要求34所述的开关控制电路，进一步地包括：电压调整模块，耦接于所述第一端子、所述第二端子和所述第四端子，该电压调整模块被配置为用于在该第四端子和该第二端子之间耦接所述容性储能装置时将所述输入信号转换为所述经调整的电压信号。36.如权利要求34所述的开关控制电路，进一步地包括：供电兼同步通信单元，耦接所述第一端子、所述第二端子和所述第四端子，其被配置为基于该第一端子处所接收的输入信号，在该第四端子和该第二端子之间耦接所述容性储能装置时产生所述经调整的电压信号，并且进一步被配置为基于所述输入信号产生同步控制信号，其中，该同步控制信号具有使所述驱动信号保持在复位逻辑状态的不使能逻辑状态和以允许所述驱动信号在复位逻辑状态和置位逻辑状态之间切换的使能逻辑状态。37.如权利要求36所述的开关控制电路，其中所述供电兼同步通信单元包括：电压调整模块，耦接于所述第一端子、所述第二端子和所述第四端子，该电压调整模块被配置为用于在该第四端子和该第二端子之间耦接所述容性储能装置时将所述输入信号
转换为所述经调整的电压信号；和同步控制模块，耦接于所述第一端子和所述第二端子，并且用于基于所述输入信号和所述参考地信号产生同步控制信号，其中该同步控制模块被配置为在所述输入信号相对于所述参考地信号为逻辑高电平时或者在所述第一端子处的电流大于设定电流值时使该同步控制信号具有所述不使能逻辑状态，并且在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时，使该同步控制信号具有所述使能逻辑状态。38.如权利要求37所述的开关控制电路，其中所述同步控制模块包括：计时/滤波电路，被构建为在其输入端耦接至所述第一端子，并在其输出端提供所述同步控制信号，计时/滤波电路用于在所述输入信号相对于所述参考地信号跳变为逻辑高电平时开始对该输入信号相对于该参考地信号维持在逻辑高电平的持续时间进行计时，若该输入信号相对于该参考地信号维持在逻辑高电平的持续时间小于所述设定的时间则使所述同步控制信号具有所述使能逻辑状态，若该输入信号相对于该参考地信号维持在逻辑高电平的持续时间超过所述设定的时间时则使所述同步控制信号具有所述不使能逻辑状态。39.如权利要求38所述的开关控制电路，其中该计时/滤波电路进一步地用于在所述输入信号相对于所述参考地信号为逻辑低电平时或者在所述输入信号相对于所述参考地信号从逻辑高电平跳变为逻辑低电平时使所述同步控制信号具有所述使能逻辑状态。40.如权利要求38所述的开关控制电路，其中所述同步控制模块进一步包括：电流能力检测电路，至少耦接于所述所述第一端子和所述第二端子，用于检测所述第一端子处的电流是否大于所述设定电流值，其被配置为响应于所述输入信号相对于所述参考地信号的上升跳变沿时开始在所述设定的时间内从所述第一端子向所述第二端子以所述设定电流值提供放电通路。41.如权利要求38所述的开关控制电路，其中所述同步控制模块进一步包括：可控放电装置，耦接于所述第一端子与所述第二端子之间，其被配置为受控以接通或切断从所述第一端子向所述第二端子的放电通路，并且在接通所述放电通路时，从所述第一端子向所述第二端子提供具有所述设定电流值的放电电流；和放电控制电路，用于响应于所述输入信号相对于所述参考地信号的上升沿产生脉冲宽度为所述设定的时间的脉冲信号作为放电控制信号以控制所述可控放电装置在所述设定的时间内接通所述放电通路，并在所述设定的时间之外切断所述放电通路。42.如权利要求37至41其中之一所述的开关控制电路，其中所述供电兼同步通信单元进一步包括：电压跟随保护模块，其跟随输入端耦接于所述第一端子，该电压跟随保护模块基于所述输入信号在其跟随输出端产生跟随输出信号，以所述参考地信号为基准，使该跟随输出信号在所述输入信号相对于所述参考地信号的变化量的幅值低于第一设定幅值时跟随所述输入信号并在所述变化量的幅值高于该第一设定幅值时停止跟随所述输入信号；并且该供电兼同步通信单元中的除该电压跟随保护模块之外的其余耦接所述第一端子的模块或电路或装置均从耦接所述第一端子替换为耦接至所述跟随输出端。43.如权利要求37至41其中之一所述的开关控制电路，其中所述同步控制模块进一步包括：
耐压电路，耦接于所述所述第一端子与所述计时/滤波电路之间，用于在所述输入信号高于第二设定幅值时为该同步控制模块内部的电路提供耐压保护。44.如权利要求43所述的开关控制电路，其中所述同步控制模块进一步包括：电压跟随保护模块，其跟随输入端耦接于所述第一端子，该电压跟随保护模块基于所述输入信号在其跟随输出端产生跟随输出信号，以所述参考地信号为基准，使该跟随输出信号在所述输入信号相对于所述参考地信号的变化量的幅值低于第一设定幅值时跟随所述输入信号并在所述变化量的幅值高于该第一设定幅值时停止跟随所述输入信号；并且该供电兼同步通信单元中的除该电压跟随保护模块之外的其余耦接所述第一端子的模块或电路或装置均从耦接所述第一端子替换为耦接至所述跟随输出端。45.如权利要求37至41其中之一所述的开关控制电路，其中所述同步控制模块进一步包括：拉电流装置，耦接于所述计时/滤波电路的输入端和所述第二端子之间，用于提供由该计时/滤波电路的输入端向所述第二端子方向的下拉电流，该下拉电流的电流值在1μa至20μa的范围。46.如权利要求25所述的开关控制电路，其中所述第一端子通过单向导通器件接收所述输入信号，该单向导通器件被配置为在由所述开关控制电路的外部进入所述第一端子的方向上导通，并且在所述第一端子向所述开关控制电路外部的方向上阻断，该单向导通器件具有高于设定电压值的反向击穿电压。
技术总结提出了一种开关控制电路及包括开关控制电路的功率转换器。该开关控制电路用于采用其第一端子处的输入信号为该开关控制电路供电，并且用于基于所述输入信号相对于其第二端子处的参考地信号的逻辑状态或者所述第一端子处的电流控制其第三端子处的驱动信号的逻辑状态。在应用于功率转换器中时，该开关控制电路不仅可以采用其第一端子处的输入信号为自身供电，而且可以将该第一端子复用作为其同步通信端子来实现该开关转换器的高侧开关控制和低侧开关控制的同步通信，以节约成本及电路的晶片或封装尺寸。的晶片或封装尺寸。的晶片或封装尺寸。
技术研发人员：陈跃东 钱俊林
受保护的技术使用者：成都芯源系统有限公司
技术研发日：2022.01.14
技术公布日：2022/7/5
