1.本发明涉及一种存储器温度控制技术，尤其涉及一种存储器自适应温控方法、存储装置及控制电路单元。
背景技术：
：：2.数码相机、手机与mp3在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器(rewritablenon-volatilememory)具有数据非易失性、省电、体积小、无机械结构、读写速度快等特性，最适于可携式电子产品，例如笔记本电脑。固态硬盘就是一种以闪存模块作为存储媒体的存储器存储装置。因此，近年闪存产业成为电子产业中相当热门的一环。3.存储器存储装置在运作时会产生大量热能。为避免装置因过热而影响性能或损坏，一般必须将存储器存储装置的温度抑制在特定温度以下。在现有技术中，当装置的温度达到可能会影响运作的温度门槛值时，存储器存储装置会启动降速操作来使温度下降。此降速操作可用于降低装置的温度。而当温度已经下降至合理的温度时，存储器存储装置会停止执行降速操作。图1是现有的一种温度值受到降速操作影响的示意图。在图1中，假设在时间点t1时温度升高到门槛值th1，存储器存储装置会执行降速操作。在执行降速操作后，倘若在时间点t2时温度降低至门槛值th2，存储器存储装置会停止执行降速操作。接着假设在时间点t3时温度再度升高至门槛值th1，存储器存储装置可再次执行降速操作。而倘若在时间点t4时温度降低至门槛值th2，存储器存储装置会停止降速操作。如此反复执行和停止执行降速操作，将造成装置的温度浮动过大。技术实现要素：4.本发明提供一种存储器自适应温控方法、存储装置及控制电路单元，能够改善存储器存储装置的温控机制，从而在温度稳定以及存储器存储装置的系统效能之间取得平衡。5.本发明提供一种存储器自适应温控方法，用于包括存储器控制电路单元与可复写式非易失性存储器模块的存储器存储装置。所述存储器控制电路单元用以控制所述可复写式非易失性存储器模块。所述方法包括以下步骤：通过温度传感器测量温度以获取第一温度值，并判断所述第一温度值是否大于第一门槛值；响应于判定所述第一温度值大于所述第一门槛值，执行降速操作以降低所述存储器存储装置的存取速度为第一速度；在所述存储器存储装置以所述第一速度执行数据存取时，通过所述温度传感器测量温度以获取第二温度值，并判断所述第二温度值是否小于第二门槛值；响应于判定所述第二温度值小于所述第二门槛值，计算特定时间范围内的第一温度变化速度，并根据所述第一温度变化速度决定第一调整百分比；以及根据所述第一速度与所述第一调整百分比计算第二速度，并调整所述存储器存储装置的存取速度为所述第二速度。6.在本发明的一实施例中，上述第二速度小于所述第一速度。7.在本发明的一实施例中，上述计算所述第一温度变化速度的步骤包括：计算判定所述第一温度值大于所述第一门槛值的时间点与判定所述第二温度值小于所述第二门槛值的时间点之间的所述第一温度变化速度。8.在本发明的一实施例中，上述根据所述第一温度变化速度决定所述第一调整百分比的步骤包括：根据所述第一温度变化速度查询第一对照表以获取所述第一调整百分比。9.在本发明的一实施例中，上述方法还包括：在所述存储器存储装置以所述第二速度执行数据存取时，每隔预设时间间隔后计算所述预设时间间隔内的第二温度变化速度；根据所述第二温度变化速度决定第二调整百分比；以及根据所述第二速度与所述第二调整百分比计算第三速度，并调整所述存储器存储装置的存取速度为所述第三速度。10.在本发明的一实施例中，上述调整所述存储器存储装置的存取速度为所述第三速度的步骤包括：判断所述预设时间间隔内温度变化为上升或下降；响应于判定温度变化为上升，执行所述降速操作以调整所述存储器存储装置的存取速度为所述第三速度；以及响应于判定温度变化为下降，执行升速操作以调整所述存储器存储装置的存取速度为所述第三速度。11.本发明提供一种存储器存储装置，包括连接接口单元、可复写式非易失性存储器模块、温度传感器以及存储器控制电路单元。所述连接接口单元用以耦接至主机系统。所述存储器控制电路单元耦接至所述连接接口单元、所述可复写式非易失性存储器模块与所述温度传感器。所述存储器控制电路单元用以通过所述温度传感器测量温度以获取第一温度值，并判断所述第一温度值是否大于第一门槛值。所述存储器控制电路单元更用以响应于判定所述第一温度值大于所述第一门槛值，执行降速操作以降低所述存储器存储装置的存取速度为第一速度。所述存储器控制电路单元更用以在所述存储器存储装置以所述第一速度执行数据存取时，通过所述温度传感器测量温度以获取第二温度值，并判断所述第二温度值是否小于第二门槛值。所述存储器控制电路单元更用以响应于判定所述第二温度值小于所述第二门槛值，计算特定时间范围内的第一温度变化速度，并根据所述第一温度变化速度决定第一调整百分比。并且，所述存储器控制电路单元更用以根据所述第一速度与所述第一调整百分比计算第二速度，并调整所述存储器存储装置的存取速度为所述第二速度。12.在本发明的一实施例中，上述第二速度小于所述第一速度。13.在本发明的一实施例中，上述计算所述第一温度变化速度的操作包括：计算判定所述第一温度值大于所述第一门槛值的时间点与判定所述第二温度值小于所述第二门槛值的时间点之间的所述第一温度变化速度。14.在本发明的一实施例中，上述根据所述第一温度变化速度决定所述第一调整百分比的操作包括：根据所述第一温度变化速度查询第一对照表以获取所述第一调整百分比。15.在本发明的一实施例中，上述存储器控制电路单元更用以在所述存储器存储装置以所述第二速度执行数据存取时，每隔预设时间间隔后计算所述预设时间间隔内的第二温度变化速度。所述存储器控制电路单元更用以根据所述第二温度变化速度决定第二调整百分比。并且，所述存储器控制电路单元更用以根据所述第二速度与所述第二调整百分比计算第三速度，并调整所述存储器存储装置的存取速度为所述第三速度。16.在本发明的一实施例中，上述调整所述存储器存储装置的存取速度为所述第三速度的操作包括：判断所述预设时间间隔内温度变化为上升或下降；响应于判定温度变化为上升，执行所述降速操作以调整所述存储器存储装置的存取速度为所述第三速度；以及响应于判定温度变化为下降，执行升速操作以调整所述存储器存储装置的存取速度为所述第三速度。17.本发明提供一种存储器控制电路单元，用于控制存储器存储装置包括的可复写式非易失性存储器模块。所述存储器控制电路单元包括主机接口、存储器接口、温度传感器以及存储器管理电路。所述主机接口用以耦接至主机系统。所述存储器接口用以耦接至所述可复写式非易失性存储器模块。所述存储器管理电路耦接至所述主机接口、所述存储器接口及所述温度传感器。18.所述存储器管理电路用以通过所述温度传感器测量温度以获取第一温度值，并判断所述第一温度值是否大于第一门槛值。所述存储器管理电路更用以响应于判定所述第一温度值大于所述第一门槛值，执行降速操作以降低所述存储器存储装置的存取速度为第一速度。所述存储器管理电路更用以在所述存储器存储装置以所述第一速度执行数据存取时，通过所述温度传感器测量温度以获取第二温度值，并判断所述第二温度值是否小于第二门槛值。所述存储器管理电路更用以响应于判定所述第二温度值小于所述第二门槛值，计算特定时间范围内的第一温度变化速度，并根据所述第一温度变化速度决定第一调整百分比。并且，所述存储器管理电路更用以根据所述第一速度与所述第一调整百分比计算第二速度，并调整所述存储器存储装置的存取速度为所述第二速度。19.在本发明的一实施例中，上述第二速度小于所述第一速度。20.在本发明的一实施例中，上述计算所述第一温度变化速度的操作包括：计算判定所述第一温度值大于所述第一门槛值的时间点与判定所述第二温度值小于所述第二门槛值的时间点之间的所述第一温度变化速度。21.在本发明的一实施例中，上述根据所述第一温度变化速度决定所述第一调整百分比的操作包括：根据所述第一温度变化速度查询第一对照表以获取所述第一调整百分比。22.在本发明的一实施例中，上述存储器管理电路更用以在所述存储器存储装置以所述第二速度执行数据存取时，每隔预设时间间隔后计算所述预设时间间隔内的第二温度变化速度。所述存储器管理电路更用以根据所述第二温度变化速度决定第二调整百分比。并且，所述存储器管理电路更用以根据所述第二速度与所述第二调整百分比计算第三速度，并调整所述存储器存储装置的存取速度为所述第三速度。23.在本发明的一实施例中，上述调整所述存储器存储装置的存取速度为所述第三速度的操作包括：判断所述预设时间间隔内温度变化为上升或下降；响应于判定温度变化为上升，执行所述降速操作以调整所述存储器存储装置的存取速度为所述第三速度；以及响应于判定温度变化为下降，执行升速操作以调整所述存储器存储装置的存取速度为所述第三速度。24.基于上述，本范例实施例根据温度传感器测量的温度获取温度值，并在判定需要执行降速或升速操作时是根据特定时间范围的温度变化速度与调整百分比计算欲达到的存取速度。通过阶梯式的调整存储器存储装置的存取速度，使得存储器存储装置的温度可趋于稳定，从而在温度稳定以及存储器存储装置的系统效能之间取得平衡。相较于传统在特定门槛值时执行或停止执行降速操作的降温机制，本发明可更弹性地控制存储器存储装置的温度。25.为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明26.包含附图以便进一步理解本发明，且附图并入本说明书中并构成本说明书的一部分。附图说明本发明的实施例，并与描述一起用于解释本发明的原理。27.图1是现有的一种温度值受到降速操作影响的示意图；28.图2是根据一范例实施例所示出的主机系统、存储器存储装置及输入/输出(i/o)装置的示意图；29.图3是根据另一范例实施例所示出的主机系统、存储器存储装置及输入/输出(i/o)装置的示意图；30.图4是根据另一范例实施例所示出的主机系统与存储器存储装置的示意图；31.图5是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图；32.图6是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图；33.图7是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。34.图8是根据本发明的一范例实施例所示出的温度值受到降速操作影响的示意图；35.图9是根据本发明的一范例实施例所示出的存储器自适应温控方法的流程图；36.图10是根据本发明的一范例实施例所示出的存储器自适应温控方法的流程图。具体实施方式37.本技术说明书全文(包括申请专利范围)中提及的“第一”、“第二”等用语是用以命名组件(element)的名称，或区别不同实施例或范围，而并非用来限制组件数量的上限或下限，亦非用来限制组件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的组件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的组件/构件/步骤可以相互参照相关说明。这些实施例只是本发明的一部份，并未揭示所有本发明的可实施方式。38.一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路单元)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。39.图2是根据一范例实施例所示出的主机系统、存储器存储装置及输入/输出(i/o)装置的示意图。且图3是根据另一范例实施例所示出的主机系统、存储器存储装置及输入/输出(i/o)装置的示意图。40.请参照图2与图3，主机系统11一般包括处理器111、随机存取存储器(randomaccessmemory,ram)112、只读存储器(readonlymemory,rom)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆耦接至系统总线(systembus)110。41.在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10耦接。例如，主机系统11可经由数据传输接口114将数据写入至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与i/o装置12耦接。例如，主机系统11可经由系统总线110将输出信号传送至i/o装置12或从i/o装置12接收输入信号。42.在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114是可设置在主机系统11的主板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主板20可以经由有线或无线方式耦接至存储器存储装置10。存储器存储装置10可例如是u盘201、存储卡202、固态硬盘(solidstatedrive,ssd)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通信(nearfieldcommunicationstorage,nfc)存储器存储装置、无线传真(wifi)存储器存储装置、蓝牙(bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，ibeacon)等以各式无线通信技术为基础的存储器存储装置。此外，主板20也可以通过系统总线110耦接至全球定位元系统(globalpositioningsystem,gps)模块205、网络适配器206、无线传输装置207、键盘208、屏幕209、喇叭210等各式i/o装置。例如，在一范例实施例中，主板20可通过无线传输装置207存取无线存储器存储装置204。43.在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以计算机系统来作说明，然而，图4是根据另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图4，在另一范例实施例中，主机系统31也可以是数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的sd卡32、cf卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embeddedmmc,emmc)341和/或嵌入式多芯片封装存储装置(embeddedmultichippackage,emcp)342等各类型将存储器模块直接耦接于主机系统的基板上的嵌入式存储装置。44.图5是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。请参照图5，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。45.连接接口单元402用以将存储器存储装置10耦接至主机系统11。存储器存储装置10可通过连接接口单元402与主机系统11通讯。在本范例实施例中，连接接口单元402是兼容于序列先进附件(serialadvancedtechnologyattachment,sata)标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并列先进附件(paralleladvancedtechnologyattachment,pata)标准、电气和电子工程师协会(instituteofelectricalandelectronicengineers,ieee)1394标准、高速周边零件连接接口(peripheralcomponentinterconnectexpress,pciexpress)标准、通用串行总线(universalserialbus,usb)标准、sd接口标准、超高速一代(ultrahighspeed-i,uhs-i)接口标准、超高速二代(ultrahighspeed-ii,uhs-ii)接口标准、存储棒(memorystick,ms)接口标准、mcp接口标准、mmc接口标准、emmc接口标准、通用闪存(universalflashstorage,ufs)接口标准、emcp接口标准、cf接口标准、整合式驱动电子接口(integrateddeviceelectronics,ide)标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。46.存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。47.可复写式非易失性存储器模块406是耦接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(singlelevelcell,slc)nand型闪存模块(即，一个存储单元中可存储1个位元的闪存模块)、多阶存储单元(multilevelcell,mlc)nand型闪存模块(即，一个存储单元中可存储2个位元的闪存模块)、三阶存储单元(triplelevelcell,tlc)nand型闪存模块(即，一个存储单元中可存储3个位元的闪存模块)、四阶存储单元(quadlevelcell,qlc)nand型闪存模块(即，一个存储单元中可存储4个位元的闪存模块)、其他闪存模块或其他具有相同特性的存储器模块。48.可复写式非易失性存储器模块406中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个位元。具体来说，每一个存储单元的控制栅极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个位元。49.在本范例实施例中，可复写式非易失性存储器模块406的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的位元，则同一条字线的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效位元(leastsignificantbit,lsb)是属于下实体程序化单元，并且一存储单元的最高有效位元(mostsignificantbit,msb)是属于上实体程序化单元。一般来说，在mlcnand型闪存中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。50.在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元可包括数据位元区与冗余(redundancy)位元区。数据位元区包含多个实体扇，用以存储用户数据，而冗余位元区用以存储系统数据(例如，错误更正码等管理数据)。在本范例实施例中，数据位元区包含32个实体扇，且一个实体扇的大小为512字节(byte,b)。然而，在其他范例实施例中，数据位元区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位元。亦即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。51.图6是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。请参照图6，存储器控制电路单元404包括存储器管理电路502、主机接口504及存储器接口506。52.存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作。53.在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被刻录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。54.在另一范例实施例中，存储器管理电路502的控制指令亦可以程序代码型式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(bootcode)，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块406中的控制指令加载至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。55.此外，在另一范例实施例中，存储器管理电路502的控制指令亦可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是耦接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块406的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令序列以将数据写入至可复写式非易失性存储器模块406中。存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令序列以从可复写式非易失性存储器模块406中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令序列以将数据从可复写式非易失性存储器模块406中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序代码或脚本并且用以指示可复写式非易失性存储器模块406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路502还可以下达其他类型的指令序列给可复写式非易失性存储器模块406以指示执行相对应的操作。56.主机接口504是耦接至存储器管理电路502。存储器管理电路502可通过主机接口504与主机系统11通讯。主机接口504可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口504来传送至存储器管理电路502。此外，存储器管理电路502可通过主机接口504将数据传送至主机系统11。在本范例实施例中，主机接口504是兼容于sata标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是兼容于pata标准、ieee1394标准、pciexpress标准、usb标准、sd标准、uhs-i标准、uhs-ii标准、ms标准、mmc标准、emmc标准、ufs标准、cf标准、ide标准或其他适合的数据传输标准。57.存储器接口506是耦接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406，存储器接口506会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平元或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路502产生并且通过存储器接口506传送至可复写式非易失性存储器模块406。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括脚本或程序代码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。58.在一范例实施例中，存储器控制电路单元404还包括错误检查与校正电路508、缓冲存储器510、电源管理电路512与温度传感器(thermalsensor)514。59.错误检查与校正电路508是耦接至存储器管理电路502并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误更正码(errorcorrectingcode,ecc)和/或错误检查码(errordetectingcode,edc)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路508会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。60.缓冲存储器510是耦接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是耦接至存储器管理电路502并且用以控制存储器存储装置10的电源。61.温度传感器514是耦接至存储器管理电路502并且用以感测温度。温度传感器514例如是热电偶(thermocouple)温度传感器、电阻式(resistance)温度传感器、热电阻(thermistor)温度传感器或半导体(semiconductor)温度传感器或其他类似类型的温度传感器。在本范例实施例中，温度传感器514可以测量存储器控制电路单元404和/或可复写式非易失性存储器模块406的温度。温度传感器514可设置在存储器控制电路单元404内部、存储器控制电路单元404外部、可复写式非易失性存储器模块406内部、可复写式非易失性存储器模块406外部或其他适合测量温度的位元置，本发明不在此限制。並且，温度感测器514的数目可以是一个或多个。62.在一范例实施例中，图5的可复写式非易失性存储器模块406亦称为快闪(flash)存储器模块，且存储器控制电路单元404亦称为用于控制闪存模块的闪存控制器。在一范例实施例中，图6的存储器管理电路502亦称为闪存管理电路。63.图7是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图7，存储器管理电路502可将可复写式非易失性存储器模块406的实体单元610(0)～610(b)逻辑地分组至存储区601与替换区602。存储区601中的实体单元610(0)～610(a)是用以存储数据，而替换区602中的实体单元610(a+1)～610(b)则是用以替换存储区601中损坏的实体单元。例如，若从某一个实体单元中读取的数据所包含的错误过多而无法被更正时，此实体单元会被视为是损坏的实体单元。须注意的是，若替换区602中没有可用的实体抹除单元，则存储器管理电路502可能会将整个存储器存储装置10宣告为写入保护(writeprotect)状态，而无法再写入数据。64.在本范例实施例中，每一个实体单元是指一个实体抹除单元。然而，在另一范例实施例中，一个实体单元亦可以是指一个实体地址、一个实体程序化单元或由多个连续或不连续的实体地址组成。存储器管理电路502会配置逻辑单元612(0)～612(c)以映射存储区601中的实体单元610(0)～610(a)。在本范例实施例中，每一个逻辑单元是指一个逻辑地址。然而，在另一范例实施例中，一个逻辑单元也可以是指一个逻辑程序化单元、一个逻辑抹除单元或者由多个连续或不连续的逻辑地址组成。此外，逻辑单元612(0)～612(c)中的每一者可被映射至一或多个实体单元。65.存储器管理电路502可将逻辑单元与实体单元之间的映射关系(亦称为逻辑-实体地址映射关系)记录于至少一逻辑-实体地址映射表。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路502可根据此逻辑-实体地址映射表来执行对于存储器存储装置10的数据存取操作。66.在一范例实施例中，存储器管理电路502可经由温度传感器514测量存储器存储装置10的温度以获取温度值。此温度值会随着温度传感器514测量到的温度而变化。温度传感器514测量到的温度越高时温度值会越高，而测量到的温度越低时温度值值会越低。一般来说，存储器存储装置10的温度必须要控制在特定温度以下，否则存储器存储装置10可能会因过热而损坏。例如，存储器控制电路单元404和/或可复写式非易失性存储器模块406的使用温度范围介于-25～80℃。然而每种存储器存储装置10的使用温度范围可能会依据其特性而有所不同。67.在本范例实施例中，倘若当前的温度值过高，存储器存储装置10可执行降速操作以降低存储器存储装置10的存取速度。此降速操作可用于降低存储器存储装置10的温度。举例来说，降速操作可包括降低存储器存储装置10的频率频率、减少所控制的可复写式非易失性存储器模块406的数目等各式降速手段。此外，倘若在执行降速操作后，温度传感器514测量到当前的温度值已经降低至适当温度时，存储器管理电路502可执行升速操作以提升存储器存储装置10的存取速度。此升速操作例如包括提升存储器存储装置10的频率频率、增加所控制的可复写式非易失性存储器模块406的数目等各式升速手段。然而，本发明不限于上述降速操作及升速操作的手段，只要可以降低存储器存储装置10速度的操作即属于本发明降速操作的范畴，可以提升存储器存储装置10速度的操作即属于本发明升速操作的范畴。68.图8是根据本发明的一范例实施例所示出的温度值受到降速操作影响的示意图。请参照图8，图8中的实线表示温度值变化，单点长画线表示效能变化。门槛值th1(亦称，第一门槛值)与门槛值th2(亦称，第二门槛值)可以被决定，其中门槛值th1大于门槛值th2。例如，门槛值th1可以是75℃，门槛值th2可以是65℃。在本范例实施例中，存储器管理电路502会判断温度值(亦称，第一温度值)否大于门槛值th1。假设在时间点t1时，存储器管理电路502判定第一温度值大于门槛值th1，存储器管理电路502会执行降速操作以降低存储器存储装置10的存取速度为第一速度。69.在存储器存储装置10以第一速度执行数据存取时，存储器管理电路502会通过温度传感器514持续测量温度以获取温度值(亦称，第二温度值)。并且，存储器管理电路502会判断第二温度是否小于门槛值th2。假设在时间点t2时，存储器管理电路502判定第二温度值小于门槛值th2，存储器管理电路502会计算特定时间范围内的温度变化速度(亦称，第一温度变化速度)，并根据此特定时间范围内的温度变化速度决定调整百分比(亦称，第一调整百分比)。70.在本范例实施例中，存储器管理电路502可计算判定第一温度值大于门槛值th1的时间点与判定第二温度值小于门槛值th2的时间点之间的第一温度变化速度。举例来说，请参照图8，存储器管理电路502可计算时间点t1至时间点t2此时间范围的温度变化速度。例如，时间点t1至时间点t2之间温度变化速度可采用以下方程式(1)进行计算：71.v1＝(th2-th1)/(t2-t1)(1)72.在方程式(1)中，v1表示温度变化速度，t1表示温度值大于第一门槛值的时间点，t2表示温度值小于第二门槛值的时间点。接着，存储器管理电路502可根据温度变化速度v1决定调整百分比。73.在一范例实施例中，温度变化速度与调整百分比可记录在速度调整对照表(亦称，第一对照表)中，存储器管理电路502可根据温度变化速度查询速度调整对照表来获取调整百分比。然而在其他实施例中，存储器管理电路502也可以根据温度变化速度与预设公式计算调整百分比，本发明不在此限制。74.具体来说，存储器管理电路502可建立速度调整对照表，用以记录温度变化速度与调整百分比之间的对应关系。温度变化速度与调整百分比的对应关系可经由一连串的事先测试与分析而产生，并将其保存于存储器存储装置10中。下表1为一范例实施例中速度调整对照表的范例。75.表176.温度变化速度调整百分比(％)+m-8+n-10-m+8-n+1077.根据表2，假设温度变化速度的单位元为每秒摄氏温度变化(℃/s)。温度变化速度+m表示温度每秒上升m℃，温度变化速度+n表示温度每秒上升n℃，温度变化速度-m表示温度每秒下降m℃，温度变化速度-n表示温度每秒下降n℃。值得注意的是，本范例实施例的n大于m且温度变化速度±n对应的调整百分比的绝对值大于温度变化速度±m对应的调整百分比的绝对值，表示温度变化速度越大所需的调整百分比的数值越大。根据表2，温度变化速度+m对应至调整百分比-8。此表示倘若温度变化速度为+m，存储器管理电路502会将存储器存储装置10的存取速度降低8％。表2中其他字段的详细说明可依据上述相似方式调整存取速度，于此不再赘述。78.接着，在决定调整百分比后，存储器管理电路502会根据第一速度与调整百分比计算第二速度，并调整存储器存储装置10的存取速度为第二速度。举例来说，存储器管理电路502可将第一速度乘上调整百分比获得调整值，并将第一速度加上调整值获得第二速度。应注意的是，本发明并不限于计算第二速度的计算方式，本领域人员当可经由上述范例实施例的启示，自行设计用以计算第二速度的调整百分比的数值，从而根据所设计的调整百分比使用不同方式计算获得第二速度。79.值得注意的是，在一范例实施例中，调整后的第二速度小于第一速度。通过此限制，可避免将存取速度调整回第一速度后，温度容易再次达到门槛值th1的情况。80.在一范例实施例中，在存储器存储装置10以第二速度执行数据存取时，存储器管理电路502会通过温度传感器514持续测量温度以获取温度值。并且，存储器管理电路502会在每隔预设时间间隔后计算此预设时间间隔内的温度变化速度(亦称，第二温度变化速度)。接着，存储器管理电路502会根据此预设时间间隔内的温度变化速度决定调整百分比(亦称，第二调整百分比)。在本范例实施例中，存储器管理电路502可根据温度变化速度查询速度调整对照表(例如，上表1)来获取调整百分比，或者可根据温度变化速度与预设公式计算调整百分比，本发明不在此限制。81.在决定调整百分比后，存储器管理电路502会根据第二速度与此调整百分比计算第三速度，并调整存储器存储装置10的存取速度为第三速度。举例来说，存储器管理电路502可将第二速度乘上调整百分比获得调整值，并将第二速度加上调整值获得第三速度。应注意的是，本发明并不限于计算第三速度的计算方式，本领域人员当可经由上述范例实施例的启示，自行设计用以计算第三速度的调整百分比的数值，从而根据所设计的调整百分比使用不同方式计算获得第三速度。82.具体来说，存储器管理电路502可判断预设时间间隔内温度传感器514持续测量的温度值的温度变化为上升或下降。倘若温度变化为上升，存储器管理电路502会执行降速操作以调整存储器存储装置10的存取速度为第三速度。倘若温度变化为下降，存储器管理电路502会执行升速操作以调整存储器存储装置10的存取速度为第三速度。83.请参照图8，假设存储器存储装置10在时间点t2以第二速度执行数据存取，存储器管理电路502可在每隔预设时间间隔t后计算此预设时间间隔t内的温度变化速度。举例来说，存储器管理电路502会在时间点t2的预设时间间隔t后的时间点t3计算时间点t2至时间点t3之间的温度变化速度，并根据此温度变化速度决定调整百分比，再根据第二速度与调整百分比计算第三速度。在本范例实施例中，时间点t2至时间点t3之间的温度值的温度变化为下降，因此存储器管理电路502会执行升速操作以提升存储器存储装置10的存取速度为第三速度。84.再者，存储器管理电路502会在时间点t3的预设时间间隔t后的时间点t4计算时间点t3至时间点t4之间的温度变化速度，并依据上述相同的方式根据计算温度变化速度第四速度。在本范例实施例中，时间点t3至时间点t4之间的温度值的温度变化为上升，因此存储器管理电路502会执行降速操作以降低存储器存储装置10的存取速度为第四速度。时间点t4至时间点t5的内容与时间点t3至时间点t4相似，故在此不再赘述。85.图9是根据本发明的一范例实施例所示出的存储器自适应温控方法的流程图。86.请参照图9，在步骤s902中，通过温度传感器测量温度以获取第一温度值。在步骤s904中，判断第一温度值是否大于第一门槛值。倘若判定第一温度值大于第一门槛值(即，步骤s904判断为“是”)，则进入步骤s906，执行降速操作以降低存储器存储装置的存取速度为第一速度。倘若判定第一温度值不大于第一门槛值(即，步骤s904判断为“否”)，则进入步骤s902。在步骤s908中，在存储器存储装置以第一速度执行数据存取时，通过温度传感器测量温度以获取第二温度值。在步骤s910中，判断第二温度值是否小于第二门槛值。倘若判定第二温度值小于第二门槛值(即，步骤s910判断为“是”)，则进入步骤s912，计算特定时间范围内的第一温度变化速度，并根据第一温度变化速度决定第一调整百分比。倘若判定第二温度值不小于第二门槛值(即，步骤s910判断为“否”)，则进入步骤s908。在步骤s914中，根据第一速度与第一调整百分比计算第二速度，并调整存储器存储装置的存取速度为第二速度。87.图10是根据本发明的一范例实施例所示出的存储器自适应温控方法的流程图。88.请参照图10，在步骤s1002中，在存储器存储装置以第二速度执行数据存取时，每隔预设时间间隔后计算预设时间间隔内的第二温度变化速度。在步骤s1004中，根据第二温度变化速度决定第二调整百分比。在步骤s1006中，根据第二速度与第二调整百分比计算第三速度，并调整存储器存储装置的存取速度为第三速度。89.然而，图9、图10中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图9、图10中各步骤可以实作为多个程序代码或是电路，本发明不加以限制。此外，图9、图10的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。90.综上所述，本发明范例实施例的存储器自适应温控方法、存储装置及控制电路单元在判定需要执行降速或升速操作时是根据特定时间范围的温度变化速度与调整百分比计算欲达到的存取速度，使得存储器存储装置的温度变化不会过大。并且，通过阶梯式的调整存储器存储装置的存取速度，本范例实施例使得存储器存储装置在维持一定系统效能的同时温度可趋于稳定，从而在温度稳定以及存储器存储装置的系统效能之间取得平衡。91.虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属
技术领域：
：中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。当前第1页12当前第1页12
技术特征：1.一种存储器自适应温控方法，用于包括存储器控制电路单元与可复写式非易失性存储器模块的存储器存储装置，其中所述存储器控制电路单元用以控制所述可复写式非易失性存储器模块，其特征在于，且所述方法包括：通过温度传感器测量温度以获取第一温度值，并判断所述第一温度值是否大于第一门槛值；响应于判定所述第一温度值大于所述第一门槛值，执行降速操作以降低所述存储器存储装置的存取速度为第一速度；在所述存储器存储装置以所述第一速度执行数据存取时，通过所述温度传感器测量温度以获取第二温度值，并判断所述第二温度值是否小于第二门槛值；响应于判定所述第二温度值小于所述第二门槛值，计算特定时间范围内的第一温度变化速度，并根据所述第一温度变化速度决定第一调整百分比；以及根据所述第一速度与所述第一调整百分比计算第二速度，并调整所述存储器存储装置的存取速度为所述第二速度。2.根据权利要求1所述的存储器自适应温控方法，其特征在于，所述第二速度小于所述第一速度。3.根据权利要求1所述的存储器自适应温控方法，其特征在于，计算所述第一温度变化速度的步骤包括：计算判定所述第一温度值大于所述第一门槛值的时间点与判定所述第二温度值小于所述第二门槛值的时间点之间的所述第一温度变化速度。4.根据权利要求1所述的存储器自适应温控方法，其特征在于，根据所述第一温度变化速度决定所述第一调整百分比的步骤包括：根据所述第一温度变化速度查询第一对照表以获取所述第一调整百分比。5.根据权利要求1所述的存储器自适应温控方法，其特征在于，所述方法还包括：在所述存储器存储装置以所述第二速度执行数据存取时，每隔预设时间间隔后计算所述预设时间间隔内的第二温度变化速度；根据所述第二温度变化速度决定第二调整百分比；以及根据所述第二速度与所述第二调整百分比计算第三速度，并调整所述存储器存储装置的存取速度为所述第三速度。6.根据权利要求5所述的存储器自适应温控方法，其特征在于，调整所述存储器存储装置的存取速度为所述第三速度的步骤包括：判断所述预设时间间隔内温度变化为上升或下降；响应于判定温度变化为上升，执行所述降速操作以调整所述存储器存储装置的存取速度为所述第三速度；以及响应于判定温度变化为下降，执行升速操作以调整所述存储器存储装置的存取速度为所述第三速度。7.一种存储器存储装置，包括：连接接口单元，用以耦接至主机系统；可复写式非易失性存储器模块；温度传感器；以及
存储器控制电路单元，耦接至所述连接接口单元、所述可复写式非易失性存储器模块与所述温度传感器，其特征在于，所述存储器控制电路单元用以通过所述温度传感器测量温度以获取第一温度值，并判断所述第一温度值是否大于第一门槛值，所述存储器控制电路单元更用以响应于判定所述第一温度值大于所述第一门槛值，执行降速操作以降低所述存储器存储装置的存取速度为第一速度，所述存储器控制电路单元更用以在所述存储器存储装置以所述第一速度执行数据存取时，通过所述温度传感器测量温度以获取第二温度值，并判断所述第二温度值是否小于第二门槛值，所述存储器控制电路单元更用以响应于判定所述第二温度值小于所述第二门槛值，计算特定时间范围内的第一温度变化速度，并根据所述第一温度变化速度决定第一调整百分比，并且所述存储器控制电路单元更用以根据所述第一速度与所述第一调整百分比计算第二速度，并调整所述存储器存储装置的存取速度为所述第二速度。8.根据权利要求7所述的存储器存储装置，其特征在于，所述第二速度小于所述第一速度。9.根据权利要求7所述的存储器存储装置，其特征在于，计算所述第一温度变化速度的操作包括：计算判定所述第一温度值大于所述第一门槛值的时间点与判定所述第二温度值小于所述第二门槛值的时间点之间的所述第一温度变化速度。10.根据权利要求7所述的存储器存储装置，其特征在于，根据所述第一温度变化速度决定所述第一调整百分比的操作包括：根据所述第一温度变化速度查询第一对照表以获取所述第一调整百分比。11.根据权利要求7所述的存储器存储装置，其特征在于，所述存储器控制电路单元更用以在所述存储器存储装置以所述第二速度执行数据存取时，每隔预设时间间隔后计算所述预设时间间隔内的第二温度变化速度，所述存储器控制电路单元更用以根据所述第二温度变化速度决定第二调整百分比，并且所述存储器控制电路单元更用以根据所述第二速度与所述第二调整百分比计算第三速度，并调整所述存储器存储装置的存取速度为所述第三速度。12.根据权利要求11所述的存储器存储装置，其特征在于，调整所述存储器存储装置的存取速度为所述第三速度的操作包括：判断所述预设时间间隔内温度变化为上升或下降；响应于判定温度变化为上升，执行所述降速操作以调整所述存储器存储装置的存取速度为所述第三速度；以及响应于判定温度变化为下降，执行升速操作以调整所述存储器存储装置的存取速度为所述第三速度。13.一种存储器控制电路单元，用于控制存储器存储装置包括的可复写式非易失性存储器模块，其特征在于，所述存储器控制电路单元包括：
主机接口，用以耦接至主机系统；存储器接口，用以耦接至所述可复写式非易失性存储器模块；温度传感器；以及存储器管理电路，耦接至所述主机接口、所述存储器接口及所述温度传感器，其中所述存储器管理电路用以通过所述温度传感器测量温度以获取第一温度值，并判断所述第一温度值是否大于第一门槛值，所述存储器管理电路更用以响应于判定所述第一温度值大于所述第一门槛值，执行降速操作以降低所述存储器存储装置的存取速度为第一速度，所述存储器管理电路更用以在所述存储器存储装置以所述第一速度执行数据存取时，通过所述温度传感器测量温度以获取第二温度值，并判断所述第二温度值是否小于第二门槛值，所述存储器管理电路更用以响应于判定所述第二温度值小于所述第二门槛值，计算特定时间范围内的第一温度变化速度，并根据所述第一温度变化速度决定第一调整百分比，并且所述存储器管理电路更用以根据所述第一速度与所述第一调整百分比计算第二速度，并调整所述存储器存储装置的存取速度为所述第二速度。14.根据权利要求13所述的存储器控制电路单元，其特征在于，所述第二速度小于所述第一速度。15.根据权利要求13所述的存储器控制电路单元，其特征在于，计算所述第一温度变化速度的操作包括：计算判定所述第一温度值大于所述第一门槛值的时间点与判定所述第二温度值小于所述第二门槛值的时间点之间的所述第一温度变化速度。16.根据权利要求13所述的存储器控制电路单元，其特征在于，根据所述第一温度变化速度决定所述第一调整百分比的操作包括：根据所述第一温度变化速度查询第一对照表以获取所述第一调整百分比。17.根据权利要求13所述的存储器控制电路单元，其特征在于，所述存储器管理电路更用以在所述存储器存储装置以所述第二速度执行数据存取时，每隔预设时间间隔后计算所述预设时间间隔内的第二温度变化速度，所述存储器管理电路更用以根据所述第二温度变化速度决定第二调整百分比，并且所述存储器管理电路更用以根据所述第二速度与所述第二调整百分比计算第三速度，并调整所述存储器存储装置的存取速度为所述第三速度。18.根据权利要求17所述的存储器控制电路单元，其特征在于，调整所述存储器存储装置的存取速度为所述第三速度的操作包括：判断所述预设时间间隔内温度变化为上升或下降；响应于判定温度变化为上升，执行所述降速操作以调整所述存储器存储装置的存取速度为所述第三速度；以及响应于判定温度变化为下降，执行升速操作以调整所述存储器存储装置的存取速度为所述第三速度。
技术总结本发明提供一种存储器自适应温控方法、存储装置及控制电路单元。所述方法包括：判断第一温度值是否大于第一门槛值；响应于判定第一温度值大于第一门槛值，执行降速操作以降低存储器存储装置的存取速度为第一速度；在存储器存储装置以第一速度执行数据存取时，判断第二温度值是否小于第二门槛值；响应于判定第二温度值小于第二门槛值，计算特定时间范围内的第一温度变化速度，并根据第一温度变化速度决定第一调整百分比；以及根据第一速度与第一调整百分比计算第二速度，并调整存储器存储装置的存取速度为第二速度。存取速度为第二速度。存取速度为第二速度。
技术研发人员：王智麟 朱启傲 程旭辉
受保护的技术使用者：合肥兆芯电子有限公司
技术研发日：2022.04.08
技术公布日：2022/7/5
