一种基于dip封装多接口的1553b总线协议模块
技术领域
1.本实用新型涉及一种航空、航天、舰船、导弹等电子网络通讯技术领域，尤其涉及一种基于dip封装多接口的1553b总线协议模块。
背景技术：2.mil-std-1553b总线简称1553b总线，是20世纪70年代由美国公布的一种多路传输数据总线标准。1553b总线具有确定的传输延迟、可靠的传输能力，以及较强的容错能力等特点，通信效率高，修改、扩充和维护简便。最早应用在飞机上，用于解决航空电子系统中如控制计算机、平显、导航、传感器、外挂管理等各子系统之间的互联以及大量的数据传输。目前已被广泛的应用到航空、航天、舰船、导弹等领域。
3.目前市场上主流的是1553b总线适配卡，用于二次开发的1553b总线模块较少，而且市场上多数1553b收发器外围需要复杂的电路搭配才能使用，设计和调试需要的时间也很长，现有的协议模块支持的接口总线单一，尤其是支持多总线协议接口1553b总线模块且外围电路简单的产品更少，而今市场对支持多协议总线接口的1553b总线模块需求越来越多。
技术实现要素：4.为了解决目前市场对多协议接口1553b总线芯片供不应求的问题，本实用新型提供了一种基于dip封装多接口的1553b总线协议模块，该模块主机端接口支持pcie接口，spi接口和uart接口二者选其一。pcie接口支持x1 lane pci express 1.1，通信速率2.5gpbs。spi接口最高同步时钟支持22mhz。uart接口支持rs232/rs422/rs485，通信速率达4mbps。该模块支持2通道双冗余的1553b，搭载多片该模块在开发环境中可以实现2和2的倍数通道双冗余1553b总线。
5.该模块符合mil-std-1553b和gjb 289a-97规范，支持2个1553b双冗余通道，支持单功能（bc/rt/bm）和全功能（bc/31rt/bm）。模块内部集成1553b协议处理器、1553b总线收发器、大容量缓存，同时，该实用新型集成1553b收发和控制，减少了普通电路冗杂的外围电路，提供商业级和工业级两种规格，并提供配套的api函数和flightpack-1553b软件，为航空、航天测控、工业控制领域中1553b总线的快速实现提供便利。
6.所述一种基于dip封装多接口的1553b总线协议模块的电路原理框图，包括：电源管理、第一路1553b总线收发模块、第二路1553b总线收发模块、同步动态随机存储器、现场可编程器件、非易失存储器件、spi/uart接口总线、模块dip封装外壳、时钟模块、pcie接口总线。
7.其中，电源管理连接第一路1553b总线收发模块、第二路1553b总线收发模块、同步动态随机存储器、现场可编程器件、非易失存储器件、时钟模块，电源管理模块将输入电压通过各型号电源开关稳压器分别压降至所有模块需要的电压值，用来给上述模块提供所需的电压。
8.第一路1553b总线收发模块除了连接电源模块还需要一端连接现场可编程器件、另一端连接模块dip封装外壳。
9.第二路1553b总线收发模块连接方式同第一路1553b总线收发模块。
10.同步动态随机存储器，连接电源管理和现场可编程器件，实现1553b总线消息的缓存。
11.现场可编程器件是整个设备的核心处理器件，连接电源管理、第一路1553b总线收发模块、第二路1553b总线收发模块、同步动态随机存储器、非易失存储器件、spi/uart接口总线、时钟模块、pcie接口总线。
12.非易失存储器件，连接到现场可编程器件上，是用来存储实用新型的逻辑固件。
13.spi/uart接口总线，是spi接口和uart接口复用总线，一端连接到现场可编程器件，另一端连接模块dip封装外壳，spi/uart接口总线直接通过模块dip封装外壳对接现场可编程器件和外部设备。
14.模块dip封装外壳，连接第一路1553b总线收发模块、第二路1553b总线收发模块、通过spi/uart接口总线和pcie接口总线连接现场可编程器件，模块dip封装外壳既是模块1553b总线进行信息传输的连接器又是多协议接口互通信息的连接器。
15.时钟模块，连接到现场可编程器件，为现场可编程器件提供系统时钟输入。
16.pcie接口总线，一端连接到现场可编程器件，另一端连接模块dip封装外壳，pcie接口总线直接通过模块dip封装外壳对接现场可编程器件和外部设备。
17.所述一种基于dip封装多接口的1553b总线协议模块采用现场可编程器件作为核心处理器件，现场可编程器件采用fpga实现，包括：内存总线，控制总线，pcie总线功能模块，字节存储器访问控制器，1553b协议处理模块，同步动态随机存储控制器，时钟管理模块，irig-b ac/dc编解码模块，spi总线功能模块，uart总线功能模块，全局寄存器；
18.1553b ipcore和irigb ac/dc的编解码需要在fpga中实现；
19.irig-b ac/dc编解码模块，实现irig-b dc的编码和解码，用于1553b系统中的时钟同步；
20.全局寄存器，主要用于irig-b dc编解码的控制功能；
21.上述的pcie总线功能模块、spi总线功能模块、uart总线功能模块、字节存储器访问控制器、1553b协议处理模块通过内存总线，来共同访问同步动态随机存储控制器；通过控制总线，来访问时钟管理模块、全局寄存器模块的寄存器。
22.实用新型的有益效果是，该模块提供2个双冗余的1553b通道，1553b收发器采用低功耗cmos双收发器；pcie总线接口、spi总线接口用现场可编辑逻辑器件实现，无需桥芯片，uart总线接口和spi总线接口复用，需要外加收发器；该板卡采用现场可编辑逻辑器件作为核心处理器件，用于实现自主研发的1553b ip核和irigb ac/dc的编解码。使用cdma的方式进行大数据量的数据传输，从而提高了消息的处理能力和主机接口的数据传输带宽。板载同步动态随机存储器用于1553b总线消息的缓存。作为多总线接口规格的模块，可用于带有pcie、spi和uart接口总线的开发环境下使用。
23.下面通过附图和实施对本实用新型的技术方案做进一步详细描述。
附图说明
24.图1是本实用新型一种基于dip封装多接口的1553b总线协议模块的电路原理框图。
25.图2是本实用新型一种基于dip封装多接口的1553b总线协议模块的现场可编程器件功能框图。
具体实施方式
26.如图1所示，为本实用新型一种基于dip封装多接口的1553b总线协议模块的电路原理框图。所述的一种基于dip封装多接口的1553b总线协议模块的硬件电路包括：电源管理1、第一路1553b总线收发模块2、第二路1553b总线收发模块3、同步动态随机存储器4、现场可编程器件5、非易失存储器件6、spi/uart接口总线7、模块dip封装外壳8、时钟模块9、pcie接口总线10。
27.其中，电源管理1连接第一路1553b总线收发模块2、第二路1553b总线收发模块3、同步动态随机存储器4、现场可编程器件5、非易失存储器件6、时钟模块9，电源管理1将输入电压通过各型号电源开关稳压器分别压降至所有模块需要的电压值，用来给上述模块提供所需的电压。
28.第一路1553b总线收发模块2除了连接电源模块1还需要一端连接现场可编程器件5、另一端连接模块dip封装外壳8。
29.第二路1553b总线收发模块3连接方式同第一路1553b总线收发模块2。
30.同步动态随机存储器4，连接电源管理1和现场可编程器件5，实现1553b总线消息的缓存。
31.现场可编程器件5是整个设备的核心处理器件，连接电源管理1、第一路1553b总线收发模块2、第二路1553b总线收发模块3、同步动态随机存储器4、非易失存储器件6、spi/uart接口总线7、时钟模块9、pcie接口总线10。
32.非易失存储器件6，连接到现场可编程器件5上，是用来存储实用新型的逻辑固件。
33.spi/uart接口总线7，是spi接口和uart接口复用总线，一端连接到现场可编程器件5，另一端连接模块dip封装外壳8，spi/uart接口总线7是直接通过模块dip封装外壳8对接现场可编程器件5和外部设备。
34.模块dip封装外壳8，连接第一路1553b总线收发模块2、第二路1553b总线收发模块3、通过spi/uart接口总线7和pcie接口总线10连接现场可编程器件5，模块dip封装外壳8既是模块1553b总线进行信息传输的连接器又是多协议接口互通信息的连接器。
35.时钟模块9，连接到现场可编程器件5，为现场可编程器件5提供系统时钟输入。
36.pcie接口总线10，一端连接到现场可编程器件5，另一端连接模块dip封装外壳8，pcie接口总线10直接通过模块dip封装外壳8对接现场可编程器件5和外部设备。
37.如图2所示，为本实用新型提供的一种基于dip封装多接口的1553b总线协议模块的现场可编程器件功能框图。所述一种基于dip封装多接口的1553b总线协议模块采用现场可编程器件5作为核心处理器件，现场可编程器件5采用fpga实现，包括：内存总线18，控制总线19，pcie总线功能模块20，字节存储器访问控制器21，1553b协议处理模块22，同步动态随机存储控制器23，时钟管理模块24，irig-b ac/dc编解码模块25，spi总线功能模块26，
uart总线功能模块27，全局寄存器28。
38.1553b协议处理模块22主要实现2通道1553b功能。
39.irig-b ac/dc编解码模块25，实现irig-b dc的编码和解码，用于1553b系统中的时钟同步。
40.全局寄存器28，主要用于irig-b dc编解码的控制功能。
41.上述的pcie总线功能模块20、spi总线功能模块26、uart总线功能模块27、字节存储器访问控制器21、1553b协议处理模块22通过内存总线18，来共同访问同步动态随机存储控制器；通过控制总线19，来访问时钟管理模块24、全局寄存器28模块的寄存器。
42.本实用新型的有益效果是，该模块提供2个双冗余的1553b通道，1553b收发器采用低功耗cmos双收发器；pcie总线接口、spi总线接口用现场可编辑逻辑器件实现，无需桥芯片，uart总线接口和spi总线接口复用，需要外加收发器；该板卡采用现场可编辑逻辑器件作为核心处理器件，用于实现自主研发的1553b ip核和irigb ac/dc的编解码。本实用新型使用cdma的方式进行大数据量的数据传输，从而大大提高了消息的处理能力和主机接口的数据传输带宽。板载同步动态随机存储器用于1553b总线消息的缓存。作为多总线接口规格的模块，可用于各种pcie、spi和uart接口总线开发环境下使用。
43.最后应说明的是：以上实施例仅用以说明本实用新型的技术方案而非对其进行限制，尽管参照较佳实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本实用新型的技术方案进行修改和等同替换，而这些修改和等同替换亦不能使修改后的技术方案脱离本实用新型技术方案的精神和范围。
