一种悬浮栅功率mosfet及其制造方法
技术领域
1.本发明涉及半导体器件技术领域中的功率半导体器件及其制备方法，涉及的是一种悬浮栅结构功率mosfet及其制作方法。
背景技术：2.功率mosfet在航空航天应用中，会由于总剂量效应（tid）致使性能大幅退化。具体表现为高能粒子在穿过栅介质时会产生相应的电子-空穴对，电子会迅速逃逸出去，而空穴则在栅极电场的影响下向栅氧化层界面处移动，被界面附近的栅氧化层缺陷捕获，影响器件的阈值电压。tid是目前mosfet辐射退化失效的主要诱因之一，各国的航空航天及研究院所均对此展开了各类研究。
3.通过去除栅极电介质，可以为mosfet提供较好的辐射加固，这点在三维的鳍型场效应晶体管（finfet）中已有报道。但三维结构的功率mosfet至今仍鲜有研究。功率器件向着三维结构改进将成为未来电力电子发展的一个重要的方向与突破口。
4.另一方面，第三代半导体代表之一，以高击穿场强为优势的sic在制作功率mosfet时，主要的瓶颈之一是沟道迁移率低。例如，虽然4h-sic材料的体电子迁移率基本与si器件在同一量级，但由于栅氧化时产生的界面态远高于硅器件的栅氧工艺，即使通过氮氧化物进行栅氧后退火处理，沟道迁移率往往仍只有体迁移率的1/10不到，严重限制了sic mosfet的性能。
5.区别于常规的表面工艺，微电子机械系统（mems）技术作为体工艺能够通过牺牲层的筑基与去除完成各类三维结构。悬浮栅fet（sgfet）就是mems工艺的代表。sgfet通过将栅极悬空，利用非固态栅极介质取代原本mosfet中的栅氧，避免了由于栅极氧化层缺陷造成的可靠性问题，也使得沟道区域可以通过工艺处理获得更高的迁移率。
6.悬浮栅分立器件最早可以追溯到1966年，当时命名为共振栅晶体管（resonant gate transistor, rgt）的器件主要是为中低频滤波器开发。其后，悬浮栅器件多在压力、气体、湿度或ph值传感器这类mems领域被广泛研究，但由于功率半导体器件是多原胞结构大管芯分立器件，常规悬浮栅的工艺方法难以移植。因此一直未有悬浮栅功率器件的报道。
技术实现要素：7.针对上述现有技术的不足，本发明的目的是提供一种悬浮栅结构功率mosfet结构，实现悬浮栅功率器件的设计。本发明的另一目的是提供了该悬浮栅结构功率mosfet的制造方法。
8.本发明采用如下技术方案：一种悬浮栅结构功率mosfet，所述mosfet为原胞周期性排列形成的多原胞结构，所述原胞包括：第一导电类型外延层；位于所述第一导电类型外延层底部的漏极；
与所述第一导电类型外延层相邻并分布于所述第一导电类型外延层两侧的第二导电类型阱区域，两侧的第二导电类型阱区域中间为jfet区域；位于所述第二导电类型阱区域中，靠近jfet区域的第一导电类型源区域；位于所述第二导电类型阱区域中，远离jfet区域的第二导电类型重掺杂区域；位于所述第一导电类型源区域及所述第二导电类型重掺杂区域之上的源电极；位于所述第二导电类型阱区域上方，覆盖部分所述第一导电类型源区域的绝缘介质层；位于所述jfet区域和部分第一导电类型源区域上方的悬浮的栅电极，所述栅电极设置在所述绝缘介质层上；位于所述栅电极之上的钝化保护层；所述栅电极上开有至少一个窗孔，所述窗孔中无栅电极和绝缘介质层留存。
9.优选地，所述原胞为条形。
10.优选地，所述第二导电类型重掺杂区域掺杂浓度高于所述第一导电类型外延层。
11.优选地，所述绝缘介质层未完全覆盖所述第二导电类型阱区域靠近jfet区的边界。
12.优选地，所述栅电极为金属或掺杂多晶硅。
13.优选地，所述栅电极与所述第一导电类型外延层及第二导电类型阱区域之间的部分为真空或非固态材料。
14.优选地，与所述绝缘介质接触处的所述窗孔相对于所述多晶硅栅与所述绝缘介质接触区域的占比为1：10至10：1。
15.优选地，所述窗孔在沿所述条形原胞延伸的方向上周期或非周期排列，所述窗孔大小一致或不一致，所述窗孔未超过jfet区中部的正上方。
16.上述悬浮栅结构功率mosfet的制造方法，包括以下步骤：（1）在第一导电类型衬底上形成第一导电类型外延层；（2）制备掩膜介质，通过光刻、刻蚀工艺，制备注入掩膜介质，并通过离子注入工艺制作第二导电类型阱区域；（3）去除步骤（2）中的掩膜介质，通过光刻、刻蚀工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型源区域；（4）去除步骤（3）中的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀工艺后，制备注入掩膜介质，通过离子注入制作第二导电类型重掺杂区；（5）去除步骤（4）中的掩膜介质，对器件表面进行氧化或淀积工艺，制作绝缘介质层；（6）通过光刻、刻蚀工艺将（4）中绝缘介质层在jfet上方的区域去除；（7）淀积牺牲层，通过光刻、刻蚀工艺仅保留jfet上方区域的牺牲层和部分绝缘介质层上的牺牲层，将其余部分去除；（8）淀积栅电极材料，通过光刻、刻蚀工艺，除了栅电极窗孔中的栅电极材料被完全去除外，保留牺牲层上方区域和部分绝缘介质层上方的栅电极层；（9）通过湿法腐蚀工艺去除牺牲层；（10）淀积钝化保护层并制作电极。
17.优选地，上述制造方法（7）中保留的牺牲层的边界与底边绝缘介质层形成的二面角的角度不低于30
°
。
18.本发明通过去除传统功率mosfet的固态栅极隔离介质，提高功率mosfet的抗总剂量辐射能力，同时提供了诸如sic等高栅氧界面态密度材料栅介质优化处理的可行性。
附图说明
19.图1为本发明所述的实施例1，一种牺牲层去除后的悬浮栅功率mosfet原胞的立体视图。
20.图2为本发明所述的实施例1，一种牺牲层去除后的悬浮栅功率mosfet原胞周期性排列的三维示意图。
21.图3为本发明所述的一种悬浮栅功率mosfet器件实例1的制备流程示意图。
22.图4为实施例1所述栅电极光刻版掩膜局部示意图。
23.附图标记说明：1、外延层；2、p阱；3、n
+
源区；4、p
+
掺杂区；5、绝缘介质层；6、牺牲层；7、栅电极；8、漏极。
具体实施方式
24.下面将结合附图与一种优选地实施例，对本发明作进一步详细描述。然而，本发明可以有许多不同的形式实施，而不应限于本发明所列的实施例。
25.进一步需要说明的是，实施例中所有方向性指示(诸如上、下、左、右、前、后、背面
……
)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
26.必须指出的是，实施例中给出的制作过程可以根据实际情况作相应的修改或作顺序调整。同时为了表述方便，实施方式中仅仅以n型沟道mosfet加以说明；针对p沟道mosfet同样适用。
27.实施例中所述的宽度是指沿x轴方向的长度，所述的高度或深度是指沿y轴方向的长度。
28.实施例中所述的jfet区域的宽度是指相邻第一导电类型阱区域之间的宽度。
29.实施例1本实施例中第一导电类型为n型，第二导电类型为p型，如图2所示，本发明所述的一种悬浮栅功率mosfet，为条形原胞周期性排列形成的多原胞结构，如图1所示，其中原胞包括外延层1及位于外延层1背面的漏极8，其中外延层1为n型轻掺杂漂移层，n型轻掺杂漂移层的厚度和掺杂浓度可根据器件的阻断电压进行选择。
30.p阱2与外延层1相邻并分布于外延层1两侧，p阱2之间的宽度为jfet区域的宽度。
31.第二导电类型区域位于jfet区域内，第二导电类型区域掺杂浓度高于外延层1，底部高于jfet区域底部。
32.n
+
源区3位于p阱2中，靠近jfet区域；p
+
掺杂区4位于p阱2中，远离jfet区域。
33.sio2绝缘介质层5位于n
+
源区3上覆盖部分n
+
源区3，并与掺杂多晶硅栅电极7接触，其中硅电极还可以是金属。
34.掺杂多晶硅栅电极7悬浮在jfet区域上，不与外延层1直接接触，jfet区域上部掺杂多晶硅栅电极7与外延层1之间为可以是真空，无介质填充，或填充非固态材料。
35.掺杂多晶硅栅电极7侧壁与外延层1之间呈70
°
角。掺杂多晶硅栅电极7的侧壁及掺杂多晶硅栅电极7与sio2绝缘介质层5接触区域有矩形窗孔（从顶部观察），与所述绝缘介质层接触处的所述窗孔相对于所述栅电极与所述绝缘介质接触区域的占比为1：10至10：1，所述窗孔在沿所述条形原胞延伸的方向上周期或非周期排列，所述窗孔大小一致或不一致，
所述窗孔未超过jfet区域中部的正上方。
36.后续将在n
+
源区3及p
+
掺杂区4之上制作源电极。
37.如图3a-图3g所示，本发明实施例1的制备方法为：（1）如图3a所示，通过多次掩膜介质制备、光刻、刻蚀、注入、掩膜介质去除等工艺在外延层1中分别制作p阱2、n
+
源区3和p
+
掺杂区4；（2）如图3b所示，在器件表面利用cvd方式淀积500
å
的sio2绝缘介质层5；（3）如图3c所示，通过光刻、刻蚀等工艺将jfet区域上方全部、和部分n
+
源区3、p阱2上方的sio2绝缘介质层5去除；（4）如图3d所示，利用cvd方式淀积800
å
的si3n4作为牺牲层6，并通过光刻、刻蚀等工艺仅保留jfet区域上方和部分sio2绝缘介质层5上的si3n4牺牲层6；（5）如图3e所示，利用cvd方式淀积8000
å
的掺杂多晶硅poly层作为栅电极7；（6）如图3f所示，利用图4所示的正性光阻材料用的光刻版进行光刻、刻蚀等工艺将栅电极7在绝缘介质层5上的部分区域去除，同时在栅电极7上刻蚀出窗孔；（7）如图3g所示，利用湿法腐蚀方式去除栅电极7下的si3n4牺牲层6，牺牲层刻蚀后，牺牲层的边界与底边绝缘介质层形成的二面角的角度不低于30
°
；（8）后续钝化保护介质和电极制作。
38.本发明通过去除传统的栅氧层，避免了由于栅氧缺陷造成的栅极可靠性问题，能提供较好的栅极辐照加固效果。同时针对sic等低栅氧界面迁移率材料，可以通过沟道区域工艺处理获得更高的迁移率。该新型结构对于航空航天等特种应用领域有着较好的前景。
技术特征：1.一种悬浮栅结构功率mosfet，其特征在于，所述mosfet为原胞周期性排列形成的多原胞结构，所述原胞包括：第一导电类型外延层；位于所述第一导电类型外延层底部的漏极；与所述第一导电类型外延层相邻并分布于所述第一导电类型外延层两侧的第二导电类型阱区域，两侧的第二导电类型阱区域中间为jfet区域；位于所述第二导电类型阱区域中，靠近jfet区域的第一导电类型源区域；位于所述第二导电类型阱区域中，远离jfet区域的第二导电类型重掺杂区域；位于所述第一导电类型源区域及所述第二导电类型重掺杂区域之上的源电极；位于所述第二导电类型阱区域上方，覆盖部分所述第一导电类型源区域的绝缘介质层；位于所述jfet区域和部分第一导电类型源区域上方的悬浮的栅电极，所述栅电极设置在所述绝缘介质层上；位于所述栅电极之上的钝化保护层；所述栅电极上开有至少一个窗孔，所述窗孔中无栅电极和绝缘介质层留存。2.根据权利要求1所述的悬浮栅结构功率mosfet，其特征在于，所述原胞为条形。3.根据权利要求1所述的悬浮栅结构功率mosfet，其特征在于，所述第二导电类型重掺杂区域掺杂浓度高于所述第一导电类型外延层。4.根据权利要求1所述的悬浮栅结构功率mosfet，其特征在于，所述绝缘介质层未完全覆盖所述第二导电类型阱区域靠近jfet区的边界。5.根据权利要求1所述的悬浮栅结构功率mosfet，其特征在于，所述栅电极为金属或掺杂多晶硅。6.根据权利要求1所述的悬浮栅结构功率mosfet，其特征在于，所述栅电极与所述第一导电类型外延层及第二导电类型阱区域之间的部分为真空或非固态材料。7.根据权利要求1所述的悬浮栅结构功率mosfet，其特征在于，与所述绝缘介质层接触处的所述窗孔相对于所述栅电极与所述绝缘介质接触区域的占比为1：10至10：1。8.根据权利要求1所述的悬浮栅结构功率mosfet，其特征在于，所述窗孔在沿所述条形原胞延伸的方向上周期或非周期排列，所述窗孔大小一致或不一致，所述窗孔未超过jfet区域中部的正上方。9.一种权利要求1所述悬浮栅结构功率mosfet的制造方法，其特征在于，包括以下步骤：（1）在第一导电类型衬底上形成第一导电类型外延层；（2）制备掩膜介质，通过光刻、刻蚀工艺，制备注入掩膜介质，并通过离子注入工艺制作第二导电类型阱区域；（3）去除步骤（2）中的掩膜介质，通过光刻、刻蚀工艺后，制备注入掩膜介质，通过离子注入工艺制作第一导电类型源区域；（4）去除步骤（3）中的掩膜介质，重新制备掩膜介质，通过光刻、刻蚀工艺后，制备注入掩膜介质，通过离子注入制作第二导电类型重掺杂区；（5）去除步骤（4）中的掩膜介质，对器件表面进行氧化或淀积工艺，制作绝缘介质层；
（6）通过光刻、刻蚀工艺将（4）中绝缘介质层在jfet上方的区域去除；（7）淀积牺牲层，通过光刻、刻蚀工艺仅保留jfet上方区域的牺牲层和部分绝缘介质层上的牺牲层，将其余部分去除；（8）淀积栅电极材料，通过光刻、刻蚀工艺，除了栅电极窗孔中的栅电极材料被完全去除外，保留牺牲层上方区域和部分绝缘介质层上方的栅电极层；（9）通过湿法腐蚀工艺去除牺牲层；（10）淀积钝化保护层并制作电极。10.根据权利要求9所述的悬浮栅结构功率mosfet制造方法，其特征在于，步骤（7）中保留的牺牲层的边界与底边绝缘介质层形成的二面角的角度不低于30
°
。
技术总结本发明提供一种悬浮栅结构功率MOSFET及其制造方法，为原胞周期性排列形成的多原胞结构，原胞包括：第一导电类型外延层、漏极、第二导电类型阱区域、第一导电类型源区域、第二导电类型重掺杂区域、源电极、位于第二导电类型阱区域上方、覆盖部分第一导电类型源区域的绝缘介质层、悬浮的栅电极，栅电极设置在绝缘介质层上、位于栅电极之上的钝化保护层，栅电极上开有至少一个窗孔，窗孔中无栅电极和绝缘介质层留存。本发明与传统功率MOSFET结构相比，利用牺牲层代替传统栅氧，并通过在栅极上打开窗孔的方式将牺牲层去除，使栅极悬空，采用非固态栅介质层。固态栅介质层。固态栅介质层。
技术研发人员：张腾 张国斌 刘涛 柏松
受保护的技术使用者：中国电子科技集团公司第五十五研究所
技术研发日：2022.03.18
技术公布日：2022/7/5
