1.本发明属于电子信息技术领域，具体涉及一种高宽带低延时存储转发控制装置及其控制方法。
背景技术：2.在多端口存储转发控制的通信设备中，一般要求在多端口数据包突发时，能尽可能缓存突发，这对于高速存储器的带宽控制要求较高，目前多端口转发控制设备中，当高速存储器带宽提升后，端口转发延时就会增大，一般是采用折中的方案控制高速存储器带宽和端口转发延时，并且很少对数据包进行优先级调度。
技术实现要素：3.本发明的目的是为了解决现有多端口存储转发装置的问题，提出了一种高宽带低延时存储转发控制装置及其控制方法。
4.本发明的技术方案是：一种高宽带低延时存储转发控制装置包括接口数据处理单元、高速存储器读写控制单元和转发控制单元；
5.接口数据处理单元用于对物理端口进行端口时序转换、优先级分类、帧定界符插入以及丢包操作；
6.高速存储器读写控制单元用于确定高速存储器突发的数据结构、对物理端口的数据包进行字节间插以及读写调度；
7.转发控制单元用于进行间插字节恢复、帧定界符去除以及将数据包转发至对应的物理端口。
8.进一步地，接口数据处理单元包括接口处理模块、优先级调度模块、帧定界符插入模块和包级队列存储器丢包控制模块；
9.接口处理模块用于对物理端口的数据包进行时序转换，删除和添加物理端口对应的字节，转换为其余模块所需时序；并根据物理端口的类型，将其余模块所需时序转换为对应的物理端口时序；
10.优先级调度模块用于对物理端口的数据包进行优先级分类；
11.帧定界符插入模块用于在数据包的头尾分别添加帧定界符，且将数据包中作为帧定界符的数据进行字节转义，将其转义为非定界符；
12.包级队列存储器丢包控制模块用于在包级队列存储器存储空间达到阈值时，进行整包丢弃。
13.进一步地，高速存储器读写控制单元包括字节间插参数配置表模块、多通道数据字节间插模块和高速存储器读写调度模块；
14.字节间插参数配置表模块用于根据物理端口的数量配置高速存储器的数据位宽大小，开销字节位宽及字节位宽的含义，根据高速存储器计算任意物理端口的bit数a、间插的有效字节个数b、突发传输的数据位宽c，并根据任意物理端口的bit数a、间插的有效字节
个数b、突发传输的数据位宽c确定高速存储器突发的数据结构；
15.多通道数据字节间插模块用于检查接口数据处理单元中包级队列存储器中是否存在数据包，若存在数据包，则按照物理端口顺序将数据间插至高速存储器的数据结构中，否则采用补位的方式将数据间插至高速存储器的数据结构中；
16.高速存储器读写调度模块用于循环进行连续写操作和连续读操作。
17.进一步地，转发控制单元包括多通道间插字节恢复模块、去帧定界符模块、物理端口转发表模块和转发控制模块；
18.多通道间插字节恢复模块用于对高速存储器读出的数据包按照物理端口顺序进行恢复；
19.去帧定界符模块用于对恢复后的数据包进行去除帧定界符操作；
20.物理端口转发表模块用于静态学习表项和动态学习表项；
21.转发控制模块用于根据表项将去除帧定界符后的数据包转发至对应的物理端口。
22.进一步地，物理端口转发表模块进行动态学习表项的具体方法为：解析数据包的源mac地址，将源mac地址和物理端口写入以源mac地址作为地址的表项中，并更新表项的老化计时器，在更新后的老化计时器超时时，删除对应的表项。
23.进一步地，转发控制模块中，将去除帧定界符后的数据包转发至对应的物理端口的具体方法为：提取数据包的目的mac地址，并根据目的mac地址查询物理端口转发表，得到对应的数据，并解析物理端口号，将对应的数据转发至解析后对应的物理端口。
24.本发明的有益效果是：本发明的高宽带低延时存储转发控制装置很好的提高了高速存储器带宽，降低了端口转发延时，增加数据包的优先级队列控制，更好的适配实际应用场景。
25.基于以上系统，本发明还提出一种高宽带低延时存储转发控制方法，包括以下步骤：
26.s1：利用接口数据处理单元对物理端口的数据进行端口时序转换、优先级分类、帧定界符插入以及丢包操作；
27.s2：利用高速存储器读写控制单元对接口数据处理单元处理后的数据包进行字节间插以及读写调度；
28.s3：利用转发控制单元对高速存储器读写控制单元处理后的数据包进行字节间插恢复、帧定界符去除和转发控制。
29.进一步地，步骤s1包括以下子步骤：
30.s11：根据物理端口的类型，利用接口处理模块对物理端口的数据包进行时序转换；
31.s12：利用优先级调度模块提取时序转换后的数据包的优先级信息，生成优先级队列，根据优先级队列将数据包存储在对应的包级队列存储器中，并通过优先级队列对物理端口的数据包进行依次调度；
32.s13：利用帧定界符插入模块在调度后的数据包首尾插入帧定界符，存储在包级队列存储器中，并在包级队列存储器存储空间达到阈值时，利用包级队列存储器丢包控制模块进行整包丢弃。
33.进一步地，步骤s2包括以下子步骤：
34.s21：根据物理端口的数量，利用字节间插参数配置表模块配置字节间插参数配置表；
35.s22：根据字节间插参数配置表，对接口数据处理单元处理后的数据包进行字节间插；
36.s23：利用高速存储器读写调度模块对读操作和写操作进行均匀调度。
37.进一步地，步骤s3包括以下子步骤：
38.s31：利用多通道间插字节恢复模块对高速存储器读出的数据包进行间插字节恢复，得到若干个物理端口的数据包；
39.s32：利用去帧定界符模块对恢复后的数据包去除帧定界符；
40.s33：利用物理端口转发表模块确定物理端口转发表；
41.s34：根据去除帧定界符后的数据包的目的mac地址查询物理端口转发表，得到对应的数据，并解析物理端口号，将对应的数据转发至解析后对应的物理端口。
42.本发明的有益效果是：
43.(1)本发明可以实现若干个物理通道的数据包优先级调度、数据包突发存储转发的功能，所有通道的数据包均是并行处理后存入高速存储器再读出进行转发控制，可以提供更高的带宽和更低的延时，并且提供数据包的优先级调度功能，更好的适配实际应用场景；
44.(2)支持多个物理端口，可以根据实际应用情况，确定使用端口数量，应用性较强；
45.(3)支持多种数据包的优先级，采用优先级队列的调度方式，可以根据当前支持的业务情况，配置优先级队列；
46.(4)若干个物理通道的数据包是通过字节间插的方式并行写入高速存储器，每个通道的数据包写入高速存储器的机会是相等且均匀的，可以很大程度降低端口间的转发延迟；
47.(5)采用帧定界符和字节间插的方式，使若干个物理端口的数据均匀写入高速存储器，再均匀从高速存储器读出，这样简化了高速存储器对于若干个物理口数据读写的调度控制。
附图说明
48.图1为高宽带低延时存储转发控制装置的结构图；
49.图2为高宽带低延时存储转发控制方法的流程图；
50.图3为入队的数据包优先级示意图；
51.图4为队列重组后出队的优先级示意图；
52.图5为高速存储器一次突发的数据结构图。
具体实施方式
53.下面结合附图对本发明的实施例作进一步的说明。
54.如图1所示，本发明提供了一种高宽带低延时存储转发控制装置，包括接口数据处理单元、高速存储器读写控制单元和转发控制单元；
55.接口数据处理单元用于对物理端口进行端口时序转换、优先级分类、帧定界符插
入以及丢包操作；
56.高速存储器读写控制单元用于确定高速存储器突发的数据结构、对物理端口的数据包进行字节间插以及读写调度；
57.转发控制单元用于进行间插字节恢复、帧定界符去除以及将数据包转发至对应的物理端口。
58.在本发明实施例中，接口数据处理单元包括接口处理模块、优先级调度模块、帧定界符插入模块和包级队列存储器丢包控制模块；对于n个物理端口则有n个接口数据处理单元。
59.接口处理模块用于对物理端口的数据包进行时序转换，删除和添加物理端口对应的字节，转换为其余模块所需时序；并根据物理端口的类型，将其余模块所需时序转换为对应的物理端口时序；
60.优先级调度模块用于对物理端口的数据包进行优先级分类；
61.优先级数量和划分可根据实际应用情况进行处理，以8个优先级进行说明，分别为0-7，数值越小则优先级越高。每个优先级对应一个包级队列存储器，数据包会先写入对应的包级队列存储器中，优先级信息存入优先级队列中，队列中优先级较高的信息会先从队列中读出，图3和图4说明入队的数据包优先级和队列重组后出队的优先级。
62.优先级队列会一直使用入队的优先级信息刷新队列的排序，定义8次优先级出队或入队为一个循环，当出队完成3次循环后，则接下来的一次入队循环中不再刷新队列优先级，当这一次入队循环完成后，又开始进行入队排序，如此是为了让优先级较低的数据包能有传输的机会。当然，低优先级传输的窗口时间是可以根据实际应用情况进行配置。
63.帧定界符插入模块用于在数据包的头尾分别添加帧定界符，且将数据包中作为帧定界符的数据进行字节转义，将其转义为非定界符；
64.帧定界符插入模块负责将数据包之间使用帧定界符隔开，这样做的目的是为了后续多端口的数据包间插写入高速存储器和从高速存储器读出时，可以便捷的进行定帧，而不需要在高速存储器中存入额外的帧定界指示位，如此可以减少高速存储器的读写带宽消耗，增加数据包的有效带宽；
65.包级队列存储器丢包控制模块用于在包级队列存储器存储空间达到阈值时，进行整包丢弃。
66.包级队列存储器丢包控制模块负责在各端口数据包突发流量很大时，高速存储器将要被写满时，反压到包级队列存储器，当包级队列存储器存储空间将满时进行丢包操作，通过以整包丢弃的方式，可以避免系统因为坏包和错包出现卡死的异常情况。
67.在本发明实施例中，高速存储器读写控制单元包括字节间插参数配置表模块、多通道数据字节间插模块和高速存储器读写调度模块；
68.字节间插参数配置表模块用于根据物理端口的数量配置高速存储器的数据位宽大小，开销字节位宽及字节位宽的含义，根据高速存储器计算任意物理端口的bit数a、间插的有效字节个数b、突发传输的数据位宽c，并根据任意物理端口的bit数a、间插的有效字节个数b、突发传输的数据位宽c确定高速存储器突发的数据结构；
69.任意物理端口的bit数a、间插的有效字节个数b、突发传输的数据位宽c有以下关系：
70.2^a＝n；(a+`b)/8+`b＝c；2^a＝n；(a+`b)/8+`b＝c；该符号表示向下取整，例如
71.以某一种高速存储器为例，其一次突发的长度为8，即128bit(16byte)，物理端口数为8进行说明：2^3＝8，即a＝3；(16+`b)/8+`b＝16，`b≈13.88888；即b＝13。根据计算出的参数，可以得到高速存储器一次突发的数据结构，如图5所示。
72.byte13-byte0对应的端口顺序，是根据byte14和byte13的bit15-bite13指示的端口号顺序循环，比如端口号为000，则byte13-byte0对应的端口顺序为0、1、2、3、4、5、6、7、0、1、2、3、4，如果端口号为010，则byte13-byte0对应的端口顺序为2、3、4、5、6、7、0、1、2、3、4、5、6，并且如果对应的端口无数据时，则下一个有数据的端口会前移补上。
73.例如：如果此时8个物理端口均有数据过来，则byte14和byte13的bit15-bite13为000，指示byte12为端口0的一个字节，后续byte11-byte0分别为端口1、2、3、4、5、6、7、0、1、2、3、4，byte14和byte13的bit12-bite0为1111111111111。
74.再例如：如果此时只有端口2、4、7有数据过来，则byte14和byte13的bit15-bite13为010，指示byte12为端口2的一个字节，后续byte11-byte0分别为端口4、7、2、4、7、2、4、7、2、4、7、2，byte14和byte13的bit12-bite0为1010010010100。
75.多通道数据字节间插模块用于检查接口数据处理单元中包级队列存储器中是否存在数据包，若存在数据包，则按照物理端口顺序将数据间插至高速存储器的数据结构中，否则采用补位的方式将数据间插至高速存储器的数据结构中；
76.如果其非空，则按照端口顺序0-7将数据间插到写入高速存储器的数据结构中，如果8个端口都有数据，则13byte结构按照端口顺序为0、1、2、3、4、5、6、7、0、1、2、3、4依次间插。如果只有端口2、4、7有数据过来，则13byte结构按照端口顺序为2、4、7、2、4、7、2、4、7、2、4、7、2依次间插。
77.高速存储器读写调度模块用于循环进行连续写操作和连续读操作。
78.由于写入高速存储器的数据是所有端口字节间插而来，并且由于数据包之间添加了帧定界符，也无须考虑数据包边界的问题，因此只需要简单考虑读和写之间的调度，为了增加高速存储器的带宽，采用连续写和连续读的方式，采用读写均匀调度的方式，这里设定参数m，连续写m次后，再连续读m次，依次循环调度读写。
79.在本发明实施例中，转发控制单元包括多通道间插字节恢复模块、去帧定界符模块、物理端口转发表模块和转发控制模块；
80.多通道间插字节恢复模块用于对高速存储器读出的数据包按照物理端口顺序进行恢复；
81.例如：如果高速存储器读出的数据byte14和byte13的bit15-bite13为000，bit12-bite0为1111111111111，则指示byte12-byte0分别为端口0、1、2、3、4、5、6、7、0、1、2、3、4。
82.又例如：如果高速存储器读出的数据byte14和byte13的bit15-bite13为010，bit12-bite0为1010010010100，则指示byte12-byte0分别为端口2、4、7、2、4、7、2、4、7、2、4、7、2。
83.确定好高速存储器读出数据中，间插字节对应的端口顺序后，按照端口分别对数据包进行恢复。
84.去帧定界符模块用于对恢复后的数据包进行去除帧定界符操作；
85.接收到第一个帧定界符后，则认为是数据包的开始，数据中存在的帧定界符会经
过转义操作，变成了转义标记的数据，因此在数据中检测到这两种类型的数据后，要变换成原数据，再接收到一个帧定界符后，则认为该数据包结束。
86.物理端口转发表模块用于静态学习表项和动态学习表项；
87.转发控制模块用于根据表项将去除帧定界符后的数据包转发至对应的物理端口。
88.在本发明实施例中，物理端口转发表模块进行动态学习表项的具体方法为：解析数据包的源mac地址，将源mac地址和物理端口写入以源mac地址作为地址的表项中，并更新表项的老化计时器，在更新后的老化计时器超时时，删除对应的表项。
89.本发明中的物理端口转发表功能相对简单，使用目的mac地址作为表的地址，数据部分则采用目的mac地址加端口号的形式。该表可以自动学习表项，通过物理端口接收到数据包，解析其源mac地址并将源mac地址和物理端口写入以源mac地址为地址的表项中，并更新表项的老化计时器，当该表项的老化计时器超时后，会自动删除对应的表项。该表也可以手动写入表项，手动写入称为静态表项，自动学习称为动态表项，静态表项不会被老化，会一直存在表中，除非主动删除。
90.在本发明实施例中，转发控制模块中，将去除帧定界符后的数据包转发至对应的物理端口的具体方法为：提取数据包的目的mac地址，并根据目的mac地址查询物理端口转发表，得到对应的数据，并解析物理端口号，将对应的数据转发至解析后对应的物理端口。
91.转发控制模块负责确定去除帧定界符的数据包应该转发到哪个物理端口。
92.基于以上系统，本发明还提出一种高宽带低延时存储转发控制方法，如图2所示，包括以下步骤：
93.s1：利用接口数据处理单元对物理端口的数据进行端口时序转换、优先级分类、帧定界符插入以及丢包操作；
94.s2：利用高速存储器读写控制单元对接口数据处理单元处理后的数据包进行字节间插以及读写调度；
95.s3：利用转发控制单元对高速存储器读写控制单元处理后的数据包进行字节间插恢复、帧定界符去除和转发控制。
96.在本发明实施例中，步骤s1包括以下子步骤：
97.s11：根据物理端口的类型，利用接口处理模块对物理端口的数据包进行时序转换；
98.s12：利用优先级调度模块提取时序转换后的数据包的优先级信息，生成优先级队列，根据优先级队列将数据包存储在对应的包级队列存储器中，并通过优先级队列对物理端口的数据包进行依次调度；
99.s13：利用帧定界符插入模块在调度后的数据包首尾插入帧定界符，存储在包级队列存储器中，并在包级队列存储器存储空间达到阈值时，利用包级队列存储器丢包控制模块进行整包丢弃。
100.存储在包级队列存储器中可供高速存储器读写控制单元读取，当高速存储器被写满后，在包级队列存储器处会进行反压丢包的处理。
101.在本发明实施例中，步骤s2包括以下子步骤：
102.s21：根据物理端口的数量，利用字节间插参数配置表模块配置字节间插参数配置表；
103.s22：根据字节间插参数配置表，对接口数据处理单元处理后的数据包进行字节间插；
104.s23：利用高速存储器读写调度模块对读操作和写操作进行均匀调度。
105.在本发明实施例中，步骤s3包括以下子步骤：
106.s31：利用多通道间插字节恢复模块对高速存储器读出的数据包进行间插字节恢复，得到若干个物理端口的数据包；
107.s32：利用去帧定界符模块对恢复后的数据包去除帧定界符；
108.s33：利用物理端口转发表模块确定物理端口转发表；
109.s34：根据去除帧定界符后的数据包的目的mac地址查询物理端口转发表，得到对应的数据，并解析物理端口号，将对应的数据转发至解析后对应的物理端口。
110.本发明的有益效果为：
111.(1)本发明的高宽带低延时存储转发控制装置很好的提高了高速存储器带宽，降低了端口转发延时，增加数据包的优先级队列控制，更好的适配实际应用场景。
112.(2)本发明可以实现若干个物理通道的数据包优先级调度、数据包突发存储转发的功能，所有通道的数据包均是并行处理后存入高速存储器再读出进行转发控制，可以提供更高的带宽和更低的延时，并且提供数据包的优先级调度功能，更好的适配实际应用场景；
113.(3)支持多个物理端口，可以根据实际应用情况，确定使用端口数量，应用性较强；
114.(4)支持多种数据包的优先级，采用优先级队列的调度方式，可以根据当前支持的业务情况，配置优先级队列；
115.(5)若干个物理通道的数据包是通过字节间插的方式并行写入高速存储器，每个通道的数据包写入高速存储器的机会是相等且均匀的，可以很大程度降低端口间的转发延迟；
116.(6)采用帧定界符和字节间插的方式，使若干个物理端口的数据均匀写入高速存储器，再均匀从高速存储器读出，这样简化了高速存储器对于若干个物理口数据读写的调度控制。
117.本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。
技术特征：1.一种高宽带低延时存储转发控制装置，其特征在于，包括接口数据处理单元、高速存储器读写控制单元和转发控制单元；所述接口数据处理单元用于对物理端口进行端口时序转换、优先级分类、帧定界符插入以及丢包操作；所述高速存储器读写控制单元用于确定高速存储器突发的数据结构、对物理端口的数据包进行字节间插以及读写调度；所述转发控制单元用于进行间插字节恢复、帧定界符去除以及将数据包转发至对应的物理端口。2.根据权利要求1所述的高宽带低延时存储转发控制装置，其特征在于，所述接口数据处理单元包括接口处理模块、优先级调度模块、帧定界符插入模块和包级队列存储器丢包控制模块；所述接口处理模块用于对物理端口的数据包进行时序转换，删除和添加物理端口对应的字节，转换为其余模块所需时序；并根据物理端口的类型，将其余模块所需时序转换为对应的物理端口时序；所述优先级调度模块用于对物理端口的数据包进行优先级分类；所述帧定界符插入模块用于在数据包的头尾分别添加帧定界符，且将数据包中作为帧定界符的数据进行字节转义，将其转义为非定界符；所述包级队列存储器丢包控制模块用于在包级队列存储器存储空间达到阈值时，进行整包丢弃。3.根据权利要求1所述的高宽带低延时存储转发控制装置，其特征在于，所述高速存储器读写控制单元包括字节间插参数配置表模块、多通道数据字节间插模块和高速存储器读写调度模块；所述字节间插参数配置表模块用于根据物理端口的数量配置高速存储器的数据位宽大小，开销字节位宽及字节位宽的含义，根据高速存储器计算任意物理端口的bit数a、间插的有效字节个数b、突发传输的数据位宽c，并根据任意物理端口的bit数a、间插的有效字节个数b、突发传输的数据位宽c确定高速存储器突发的数据结构；所述多通道数据字节间插模块用于检查接口数据处理单元中包级队列存储器中是否存在数据包，若存在数据包，则按照物理端口顺序将数据间插至高速存储器的数据结构中，否则采用补位的方式将数据间插至高速存储器的数据结构中；所述高速存储器读写调度模块用于循环进行连续写操作和连续读操作。4.根据权利要求1所述的高宽带低延时存储转发控制装置，其特征在于，所述转发控制单元包括多通道间插字节恢复模块、去帧定界符模块、物理端口转发表模块和转发控制模块；所述多通道间插字节恢复模块用于对高速存储器读出的数据包按照物理端口顺序进行恢复；所述去帧定界符模块用于对恢复后的数据包进行去除帧定界符操作；所述物理端口转发表模块用于静态学习表项和动态学习表项；所述转发控制模块用于根据表项将去除帧定界符后的数据包转发至对应的物理端口。5.根据权利要求4所述的高宽带低延时存储转发控制装置，其特征在于，所述物理端口
转发表模块进行动态学习表项的具体方法为：解析数据包的源mac地址，将源mac地址和物理端口写入以源mac地址作为地址的表项中，并更新表项的老化计时器，在更新后的老化计时器超时时，删除对应的表项。6.根据权利要求4所述的高宽带低延时存储转发控制装置，其特征在于，所述转发控制模块中，将去除帧定界符后的数据包转发至对应的物理端口的具体方法为：提取数据包的目的mac地址，并根据目的mac地址查询物理端口转发表，得到对应的数据，并解析物理端口号，将对应的数据转发至解析后对应的物理端口。7.一种高宽带低延时存储转发控制方法，其特征在于，包括以下步骤：s1：利用接口数据处理单元对物理端口的数据进行端口时序转换、优先级分类、帧定界符插入以及丢包操作；s2：利用高速存储器读写控制单元对接口数据处理单元处理后的数据包进行字节间插以及读写调度；s3：利用转发控制单元对高速存储器读写控制单元处理后的数据包进行字节间插恢复、帧定界符去除和转发控制。8.根据权利要求7所述的高宽带低延时存储转发控制方法，其特征在于，所述步骤s1包括以下子步骤：s11：根据物理端口的类型，利用接口处理模块对物理端口的数据包进行时序转换；s12：利用优先级调度模块提取时序转换后的数据包的优先级信息，生成优先级队列，根据优先级队列将数据包存储在对应的包级队列存储器中，并通过优先级队列对物理端口的数据包进行依次调度；s13：利用帧定界符插入模块在调度后的数据包首尾插入帧定界符，存储在包级队列存储器中，并在包级队列存储器存储空间达到阈值时，利用包级队列存储器丢包控制模块进行整包丢弃。9.根据权利要求7所述的高宽带低延时存储转发控制方法，其特征在于，所述步骤s2包括以下子步骤：s21：根据物理端口的数量，利用字节间插参数配置表模块配置字节间插参数配置表；s22：根据字节间插参数配置表，对接口数据处理单元处理后的数据包进行字节间插；s23：利用高速存储器读写调度模块对读操作和写操作进行均匀调度。10.根据权利要求7所述的高宽带低延时存储转发控制方法，其特征在于，所述步骤s3包括以下子步骤：s31：利用多通道间插字节恢复模块对高速存储器读出的数据包进行间插字节恢复，得到若干个物理端口的数据包；s32：利用去帧定界符模块对恢复后的数据包去除帧定界符；s33：利用物理端口转发表模块确定物理端口转发表；s34：根据去除帧定界符后的数据包的目的mac地址查询物理端口转发表，得到对应的数据，并解析物理端口号，将对应的数据转发至解析后对应的物理端口。
技术总结本发明公开了一种高宽带低延时存储转发控制装置及其控制方法，其装置包括接口数据处理单元、高速存储器读写控制单元和转发控制单元；接口数据处理单元用于对物理端口进行端口时序转换、优先级分类、帧定界符插入以及丢包操作；高速存储器读写控制单元用于确定高速存储器突发的数据结构、对物理端口的数据包进行字节间插以及读写调度；转发控制单元用于进行间插字节恢复、帧定界符去除以及将数据包转发至对应的物理端口。本发明的高宽带低延时存储转发控制装置很好的提高了高速存储器带宽，降低了端口转发延时，增加数据包的优先级队列控制，更好的适配实际应用场景。更好的适配实际应用场景。更好的适配实际应用场景。
技术研发人员：袁结全 崔志辉 陈世伟 詹晋川
受保护的技术使用者：深圳市风云实业有限公司
技术研发日：2022.03.16
技术公布日：2022/7/5
