1.本发明涉及雷达信号处理技术领域，尤其涉及一种双码流网络雷达数据采集器及数据采集方法。
背景技术：2.目前，在国内外雷达应用领域，岸基探测雷达和船用导航雷达通常采用x波段和s波段的磁控管雷达或者固态雷达，这些雷达由于部署年限较长，雷达信号大多采用模拟信号从天线下传，接口标准不同意，需要由配套的雷达处理机进行信号处理和模数转换，并由显控设备进行显示，而雷达厂家针对单套雷达仅会配置一部处理和显控设备。
3.随着手机和pad等移动通信设备的普及，以及雷达多功能应用发展，针对单台雷达设备，远程监控和场站监控并存、全区域监控和重点区域监控并存、多移动终端监控等应用场景相继被提出。传统雷达设备只能由固定站点对其进行操作和显示，而大量用户都希望在上述应用场景下能将单台雷达设备的数据进行远程多终端显示和独立控制。
4.在雷达信号采集领域，常用信号采集设备有三种形式：一种是雷达生产厂家自研的采集电路，其一般针对厂家的整体雷达系统进行专用研制，采集电路与显控电路共同封装在雷达处理机中，其接口只适配原厂显控设备，且一般不具备远程传输能力；另一种信号采集设备为采用基于pci或者pcie总线的雷达数据采集卡，其工作需要适配带有对应插槽的电脑主机，不够灵活且可靠性差、不适合船只等高震动和湿热环境；第三种为采用网络接口的雷达数据采集器，可以将雷达视频采集打包后进行网络传输，但这种设备一般只有单一码流的数据，无法做到多码流独立显示和控制，不能满足日益广泛的多样化信息处理和显控需求。
技术实现要素：5.本发明提供一种双码流网络雷达数据采集器及数据采集方法，用以解决现有技术中雷达数据采集设备普遍存在接口不开放或仅能处理单一码流的缺陷。
6.第一方面，本发明提供一种双码流网络雷达数据采集器，包括：
7.模拟信号转换电路、数字信号接收电路、模数转换ad采集电路、主控电路和网络驱动电路，所述模拟信号转换电路与所述ad采集电路相连接后，与所述数字信号接收电路并行输入至所述主控电路，所述主控电路与所述网络驱动电路相连接；
8.所述模拟信号转换电路用于接收雷达模拟视频信号，将所述雷达模拟视频信号转换处理获得模拟视频转换信号；
9.所述ad采集电路用于将所述模拟视频转换信号转换为并行数字视频信号传输至所述主控电路；
10.所述数字信号接收电路用于接收雷达数字控制信号，将所述雷达数字控制信号转换处理获得数字控制转换信号；
11.所述主控电路用于基于所述并行数字视频信号和所述数字控制转换信号获得主
码流和子码流，并对所述主码流和所述子码流进行处理得到双码流雷达数据；
12.所述网络驱动电路用于将所述双码流雷达数据传输至外网。
13.根据本发明提供的一种双码流网络雷达数据采集器，所述模拟信号转换电路包括运放电路，所述运放电路通过单端转差分adc驱动器芯片，将所述雷达模拟视频信号转换为差分信号，得到所述模拟视频转换信号。
14.根据本发明提供的一种双码流网络雷达数据采集器，所述数字信号接收电路包括422芯片接收电路和光耦隔离电路，所述422芯片接收电路和所述光耦隔离电路并联接收所述雷达数字控制信号；
15.所述422芯片接收电路用于接收处理所述雷达数字控制信号中的422标准数字信号，转换得到预设电压信号；
16.所述光耦隔离电路用于接收处理所述雷达数字控制信号中的不同电压单端数字信号，转换得到所述预设电压信号。
17.根据本发明提供的一种双码流网络雷达数据采集器，所述主控电路包括fpga双码流处理器和arm双码流处理器；
18.所述fpga双码流处理器用于对所述并行数字视频信号和所述数字控制转换信号进行双码流处理后传输至所述arm双码流处理器，得到所述双码流雷达数据。
19.根据本发明提供的一种双码流网络雷达数据采集器，所述主控电路还包括ddr3内存，所述ddr3内存用于存储所述fpga双码流处理器输出的所述双码流雷达数据。
20.根据本发明提供的一种双码流网络雷达数据采集器，所述fpga双码流处理器包括控制指令接收模块、ad采集模块、方位角计算模块、主码流数据处理模块和子码流数据处理模块；
21.所述控制指令接收模块用于通过先进可扩展接口axi4总线接收来自所述arm双码流处理器的雷达数据处理控制指令；
22.所述ad采集模块用于基于触发信号和采样控制指令对雷达视频有效数据进行采样，分别输出所述主码流至所述主码流数据处理模块，以及输出所述子码流至所述子码流数据处理模块；
23.所述方位角计算模块用于接收雷达触发信号、雷达方位信号和雷达零位信号。
24.根据本发明提供的一种双码流网络雷达数据采集器，所述arm双码流处理器包括内存读取模块、第一数据压缩模块、第二数据压缩模块和指令接收模块；
25.所述内存读取模块用于从所述ddr3内存中分别获取所述主码流和所述子码流；
26.所述第一数据压缩模块用于对所述主码流进行数据压缩，并通过所述网络驱动电路将压缩后的主码流发送至外网；
27.所述第二数据压缩模块用于对所述子码流进行数据压缩，并通过所述网络驱动电路将压缩后的子码流发送至外网；
28.所述指令接收模块用于接收来自外网的雷达数据处理控制指令，并通过axi4总线将所述雷达数据处理控制指令发送至所述fpga双码流处理器。
29.第二方面，本发明还提供一种双码流网络雷达数据采集方法，包括：
30.接收雷达模拟视频信号，通过模拟信号转换电路和ad采集电路得到并行数字视频信号；
31.接收雷达数字控制信号，通过数字信号接收电路得到数字控制转换信号；
32.将所述并行数字信号和所述数字控制转换信号输入主控电路，得到主码流和子码流，通过fpga双码流处理器对所述主码流和所述子码流进行处理，以及通过arm双码流处理器对所述主码流和所述子码流进行处理，获得双码流雷达数据；
33.通过网络驱动电路将所述双码流雷达数据传输至外网。
34.根据本发明提供的一种双码流网络雷达数据采集方法，所述通过fpga双码流处理器对所述主码流和所述子码流进行处理，包括：
35.通过方位角计算模块分别接收雷达触发信号、雷达方位信号和雷达零位信号；
36.控制指令接收模块通过axi4总线接收来自所述arm双码流处理器的雷达数据处理控制指令；
37.ad采集模块根据触发信号和采样控制指令对雷达视频有效数据进行采样，分别输出所述主码流至所述主码流数据处理模块，以及输出所述子码流至所述子码流数据处理模块；
38.所述主码流数据处理模块对所述主码流，以及所述子码流数据处理模块对所述子码流进行扇区消隐、采样点合并和方位角合并处理，得到双码流雷达数据；
39.将所述双码流雷达数据通过axi4总线传输至ddr3内存进行存储。
40.根据本发明提供的一种双码流网络雷达数据采集方法，所述通过arm双码流处理器对所述主码流和所述子码流进行处理，包括：
41.通过内存读取模块从ddr3内存中获取双码流雷达数据；
42.第一数据压缩模块对所述双码流雷达数据中的主码流进行数据压缩，得到压缩的主码流；
43.第二数据压缩模块对所述双码流雷达数据中的子码流进行数据压缩，得到压缩的子码流；
44.将所述压缩的主码流和所述压缩的子码流分别通过网络驱动电路发送至外网；
45.基于web-socket技术接收外网的雷达数据处理控制指令，通过axi4总线将所述雷达数据处理控制指令发送至所述fpga双码流处理器。
46.本发明提供的双码流网络雷达数据采集器及数据采集方法，通过通过fpga实现双码流的数字信号处理工作，通过arm处理器对双码流数据进行压缩，同时基于web-socket，用户只需利用浏览器即可实现对网络雷达采集器的控制。双码流功能满足用户多场景、多终端控制需求，集成fpga和arm的主控芯片可以进行大量雷达数据处理工作，减轻用户对终端设备的软硬件性能要求。
附图说明
47.为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
48.图1是本发明提供的双码流网络雷达数据采集器的整体结构示意图；
49.图2是本发明提供的双码流网络雷达数据采集器的硬件结构示意图；
50.图3是本发明提供的fpga双码流处理器的结构示意图；
51.图4是本发明提供的arm双码流处理器的结构示意图；
52.图5是本发明提供的双码流网络雷达数据采集方法的流程示意图。
具体实施方式
53.为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
54.针对现有技术中雷达数据采集器的局限性，本发明提出一种新的双码流网络雷达数据采集器，具有良好的接口通用性，支持多种雷达，支持web控制，能够实现双码流功能，并能便于携带。
55.图1是本发明提供的双码流网络雷达数据采集器的整体结构示意图，如图1所示，包括：
56.模拟信号转换电路、数字信号接收电路、模数转换ad采集电路、主控电路和网络驱动电路，所述模拟信号转换电路与所述ad采集电路相连接后，与所述数字信号接收电路并行输入至所述主控电路，所述主控电路与所述网络驱动电路相连接；
57.所述模拟信号转换电路用于接收雷达模拟视频信号，将所述雷达模拟视频信号转换处理获得模拟视频转换信号；
58.所述ad采集电路用于将所述模拟视频转换信号转换为并行数字视频信号传输至所述主控电路；
59.所述数字信号接收电路用于接收雷达数字控制信号，将所述雷达数字控制信号转换处理获得数字控制转换信号；
60.所述主控电路用于基于所述并行数字信号和所述数字控制转换信号获得主码流和子码流，并对所述主码流和所述子码流进行处理得到双码流雷达数据；
61.所述网络驱动电路用于将所述双码流雷达数据传输至外网。
62.具体地，本发明提出的双码流网络雷达数据采集器，包括一套硬件电路、一套fpga程序、一套arm程序和一套机械外壳，其中fpga程序和arm程序运行在硬件电路的主控电路中，该主控电路集成了fpga和arm处理器的zynq7z020芯片。
63.硬件电路包括模拟信号转换电路、数字信号接收电路、ad采集电路、主控电路、网口驱动电路。模拟视频信号和数字信号均由标准的db15接口引入，模拟信号转换电路对不同极性的模拟视频信号进行转换处理，后经ad采集电路后转换为并行数字信号进入主控电路的fpga侧，数字信号接收电路对雷达方位、触发等参数信号进行接收和转换后也进入主控电路的fpga侧，fpga将雷达信号分为主码流和子码流，并进行扇区消隐、采样值合并、方位角合并等数据处理后将数据转入主控电路的arm处理器侧，arm处理器侧连接千兆网络驱动电路。
64.本发明通过fpga实现双码流的数字信号处理工作，通过arm处理器对双码流数据进行压缩，集成fpga和arm的主控芯片可以进行大量雷达数据处理工作，减轻用户对终端设备的软硬件性能要求。
65.基于上述实施例，所述模拟信号转换电路包括运放电路，所述运放电路通过单端转差分adc驱动器芯片，将所述雷达模拟视频信号转换为差分信号，得到所述模拟视频转换信号。
66.具体地，如图2所示，接收雷达模拟视频信号的是通过模拟信号转换电路，该分支电路为运放电路，为实现对不同极性的雷达模拟视频进行采集，同时保证信号采样速率，利用运放电路对输入信号的电压范围进行转换，采用单端转差分adc驱动器芯片，先将模拟信号转换为差分信号，得到模拟视频转换信号。
67.本发明在雷达模拟视频信号输入初始阶段，采用运放电路进行视频数据采集和信号电压范围转换，使模拟视频信号转化为差分信号，便于后续模数转换。
68.模数转换采用ad公司的模数转换芯片ad9628，其可在125msps数据速率时可提供12位精度，并保证在整个工作温度范围内无失码。该芯片接收差分模拟视频信号，并将其转换为12位并行差分数字视频信号，发送至fpga处理器。
69.基于上述任一实施例，所述数字信号接收电路包括422芯片接收电路和光耦隔离电路，所述422芯片接收电路和所述光耦隔离电路并联接收所述雷达数字控制信号；
70.所述422芯片接收电路用于接收处理所述雷达数字控制信号中的422标准数字信号，转换得到预设电压信号；
71.所述光耦隔离电路用于接收处理所述雷达数字控制信号中的不同电压单端数字信号，转换得到所述预设电压信号。
72.具体地，如图2所示，相对于模拟信号转换电路，另一个分支电路是数字信号接收电路，该电路同时采用422芯片接收电路和光耦隔离电路并联进行处理。
73.422芯片接收电路用于接收处理所述雷达数字控制信号中的422标准数字信号，将不同电压的单端数字信号进过光耦隔离芯片，均转换为预设电压信号，如标准3.3v电压信号，然后输入至主控电路的fpga中。
74.这里的422芯片接收电路采用rs422芯片，是低电压高速四路差分线路接收芯片，可以同时将四路422差分信号转换为单端3.3v信号。
75.本发明采用数字信号接收电路对雷达数字控制信号进行处理，得到统一的标准电压数字信号，实现对主控电路的控制。
76.基于上述任一实施例，所述主控电路包括fpga双码流处理器和arm双码流处理器；
77.所述fpga双码流处理器用于对所述并行数字信号和所述数字控制转换信号进行双码流处理后传输至所述arm双码流处理器，得到所述双码流雷达数据。
78.所述主控电路还包括ddr3内存，所述ddr3内存用于存储所述fpga双码流处理器输出的所述双码流雷达数据。
79.具体地，如图3所示，fpga双码流处理器同时接收雷达视频信号和数字信号，并根据主码流控制指令和子码流控制指令将数据按照两个不同的处理方式进行处理，包括扇区消隐、采样点合并、方位角合并等处理，最终形成双码流的雷达数据并通过axi4总线存放在ddr3中。
80.arm双码流处理器进一步读取ddr3中的雷达数据，对主码流和子码流数据可以进行不同的压缩方式处理，之后将数据通过标准千兆网络接口向外发送，arm程序同时通过web-socket，接收来自外部设备的雷达数据控制指令。
81.需要说明的是，本发明中的axi(advanced extensible interface，先进的口扩展接口)是一种总协议，其中axi4是arm公司提出的amba(advanced microcontroller bus architecture，先进的微控制总线结构)3.0协议中。axi4包含3种类型的接口：
82.1)axi4：主要面向高性能地址映射通信的需求；
83.2)axi4-lite：是一个轻量级的，适用于吞吐量较小的地址映射通信总线；
84.3)axi4-stream：面向高速流数据传输。
85.本发明通过突破传统的雷达信号采集和雷达显控系统的局限性，将两者功能合并开发，通过主控电路的fpga和arm实现双码流处理。
86.基于上述任一实施例，所述fpga双码流处理器包括控制指令接收模块、ad采集模块、方位角计算模块、主码流数据处理模块和子码流数据处理模块；
87.所述控制指令接收模块用于通过先进可扩展接口axi4总线接收来自所述arm双码流处理器的雷达数据处理控制指令；
88.所述ad采集模块用于基于触发信号和采样控制指令对雷达视频有效数据进行采样，分别输出所述主码流至所述主码流数据处理模块，以及输出所述子码流至所述子码流数据处理模块；
89.所述方位角计算模块用于接收雷达触发信号、雷达方位信号和雷达零位信号。
90.具体地，如图3所示，fpga双码流处理器包括控制指令接收模块、ad采集模块、方位角计算模块、主码流数据处理模块和子码流数据处理模块；
91.其中，控制指令接收模块通过axi4总线接收来自arm双码流处理器发送过来的雷达数据处理控制指令；方位角计算模块接收雷达触发、方位、零位信号，并计算出当前雷达触发信号的方位角；ad采集模块通过上述两个模块发来的控制指令，据触发信号和采样控制指令对有效雷达视频数据进行采样，之后将有效数据分别送入主码流和子码流数据处理模块。这里的主码流和子码流对雷达数据的处理方式相同，但是从控制指令接收模块接收的处理指令不同，两种处理指令可以通过上位机进行设置。
92.本发明中主控电路的fpga双码流处理器实现双码流的数字信号处理工作，克服了传统数据采集器仅能处理单码流的局限性。
93.基于上述任一实施例，所述arm双码流处理器包括内存读取模块、第一数据压缩模块、第二数据压缩模块和指令接收模块；
94.所述内存读取模块用于从所述ddr3内存中分别获取所述主码流和所述子码流；
95.所述第一数据压缩模块用于对所述主码流进行数据压缩，并通过所述网络驱动电路将压缩后的主码流发送至外网；
96.所述第二数据压缩模块用于对所述子码流进行数据压缩，并通过所述网络驱动电路将压缩后的子码流发送至外网；
97.所述指令接收模块用于接收来自外网的雷达数据处理控制指令，并通过axi4总线将所述雷达数据处理控制指令发送至所述fpga双码流处理器。
98.具体地，如图4所示，在主控电路中，与fpga双码流处理器相连的arm双码流处理器包括内存读取模块、第一数据压缩模块、第二数据压缩模块和指令接收模块。
99.其中，内存读取模块从ddr3内存中分别读取主码流和子码流，分别由第一数据压缩模块对主码流进行数据压缩，由第二数据压缩模块对子码流进行数据压缩，压缩后均通
过tcp/ip协议由网络驱动电路向外部网络发送；
100.同时通过网络驱动电路接收从外部网络发送的雷达数据处理控制指令，基于web socket发送至指令接收模块，再通过axi4总线发送至fpga双码流处理器。
101.本发明通过主控电路的arm双码流处理器实现了双码流数据的压缩处理。
102.图5是本发明提供的双码流网络雷达数据采集方法的流程示意图，如图5所示，包括：
103.步骤s1，接收雷达模拟视频信号，通过模拟信号转换电路和ad采集电路得到并行数字信号；
104.步骤s2，接收雷达数字控制信号，通过数字信号接收电路得到数字控制转换信号；
105.步骤s3，将所述并行数字信号和所述数字控制转换信号输入主控电路，得到主码流和子码流，通过fpga双码流处理器对所述主码流和所述子码流进行处理，以及通过arm双码流处理器对所述主码流和所述子码流进行处理，获得双码流雷达数据；
106.步骤s4，通过网络驱动电路将所述双码流雷达数据传输至外网。
107.具体地，如图2所示，分别由模拟信号转换电路和ad采集电路接收雷达模拟视频信号，经过转换处理后得到并行数字信号；
108.由数字信号接收电路接收雷达数字控制信号，转换得到数字控制转换信号；
109.将并行数字信号和数字控制转换信号同时输入主控电路，得到主码流和子码流，由其中的fpga双码流处理器和arm双码流处理器对主码流和子码流进行处理，得到双码流雷达数据；
110.最后，由网络驱动电路将得到的双码流雷达数据发送至外部网络。
111.本发明的双码流网络雷达数据采集方法，通过处理大量雷达数据预处理工作，双码流功能满足用户多场景、多终端的控制需求。
112.基于上述实施例，所述通过fpga双码流处理器对所述主码流和所述子码流进行处理，包括：
113.通过方位角计算模块分别接收雷达触发信号、雷达方位信号和雷达零位信号，并计算当前雷达触发信号的方位角；
114.控制指令接收模块通过axi4总线接收来自所述arm双码流处理器的雷达数据处理控制指令；
115.ad采集模块根据触发信号和采样控制指令对雷达视频有效数据进行采样，分别输出所述主码流至所述主码流数据处理模块，以及输出所述子码流至所述子码流数据处理模块；
116.所述主码流数据处理模块对所述主码流，以及所述子码流数据处理模块对所述子码流进行扇区消隐、采样点合并和方位角合并处理，得到双码流雷达数据；
117.将所述双码流雷达数据通过axi4总线传输至ddr3内存进行存储。
118.具体地，如图3所示，主控芯片的fpga端程序通过方位角计算模块接收雷达触发、方位、零位信号并计算当前雷达触发信号的方位角，通过控制指令接收模块从axi4总线接收来自arm的雷达数据处理控制指令，ad采集模块根据触发信号和采样控制指令对有效雷达视频数据进行采样，之后将有效数据分别送入主码流和子码流数据处理模块。
119.主码流和子码流对雷达数据的处理流程相同，但是从控制指令接收模块接收的处
理指令不同，两种处理指令可以通过上位机进行设置。两种码流的数据处理方式包括扇区消隐、采样点合并、方位角合并等，处理结束的双码流数据分别通过axi4总线写入外部ddr3中。
120.本发明通过fpga双码流处理器实现双码流的数字信号处理工作，克服了传统数据采集器仅能处理单码流的局限性。
121.基于上述任一实施例，所述arm双码流处理器包括内存读取模块、第一数据压缩模块、第二数据压缩模块和指令接收模块；
122.所述内存读取模块用于从所述ddr3内存中分别获取所述主码流和所述子码流；
123.所述第一数据压缩模块用于对所述主码流进行数据压缩，并通过所述网络驱动电路将压缩后的主码流发送至外网；
124.所述第二数据压缩模块用于对所述子码流进行数据压缩，并通过所述网络驱动电路将压缩后的子码流发送至外网；
125.所述指令接收模块用于接收来自外网的雷达数据处理控制指令，并通过axi4总线将所述雷达数据处理控制指令发送至所述fpga双码流处理器。
126.具体地，如图4所示，当主控电路的arm端程序在fpga完成输出存储后，从ddr3中分别读取双码流雷达数据，并对其进行实时数据压缩处理，这里通过第一数据压缩模块压缩主码流，第二数据压缩模块压缩子码流。
127.压缩完成的数据利用tcp/ip协议通过网络驱动电路发送至外部网络，arm程序同时通过基于websocket协议，接收来自网络的雷达数据处理控制指令，并将控制指令通过axi4总线发送到主控芯片的fpga侧。
128.本发明通过主控电路的arm双码流处理器实现了码流数据的压缩处理，便于通过网络驱动电路向外部网络进行传输。
129.以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
130.通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如rom/ram、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
131.最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
技术特征：1.一种双码流网络雷达数据采集器，其特征在于，包括：模拟信号转换电路、数字信号接收电路、模数转换ad采集电路、主控电路和网络驱动电路，所述模拟信号转换电路与所述ad采集电路相连接后，与所述数字信号接收电路并行输入至所述主控电路，所述主控电路与所述网络驱动电路相连接；所述模拟信号转换电路用于接收雷达模拟视频信号，将所述雷达模拟视频信号转换处理获得模拟视频转换信号；所述ad采集电路用于将所述模拟视频转换信号转换为并行数字视频信号传输至所述主控电路；所述数字信号接收电路用于接收雷达数字控制信号，将所述雷达数字控制信号转换处理获得数字控制转换信号；所述主控电路用于基于所述并行数字视频信号和所述数字控制转换信号获得主码流和子码流，并对所述主码流和所述子码流进行处理得到双码流雷达数据；所述网络驱动电路用于将所述双码流雷达数据传输至外网。2.根据权利要求1所述的双码流网络雷达数据采集器，其特征在于，所述模拟信号转换电路包括运放电路，所述运放电路通过单端转差分adc驱动器芯片，将所述雷达模拟视频信号转换为差分信号，得到所述模拟视频转换信号。3.根据权利要求1所述的双码流网络雷达数据采集器，其特征在于，所述数字信号接收电路包括422芯片接收电路和光耦隔离电路，所述422芯片接收电路和所述光耦隔离电路并联接收所述雷达数字控制信号；所述422芯片接收电路用于接收处理所述雷达数字控制信号中的422标准数字信号，转换得到预设电压信号；所述光耦隔离电路用于接收处理所述雷达数字控制信号中的不同电压单端数字信号，转换得到所述预设电压信号。4.根据权利要求1所述的双码流网络雷达数据采集器，其特征在于，所述主控电路包括fpga双码流处理器和arm双码流处理器；所述fpga双码流处理器用于对所述并行数字视频信号和所述数字控制转换信号进行双码流处理后传输至所述arm双码流处理器，得到所述双码流雷达数据。5.根据权利要求4所述的双码流网络雷达数据采集器，其特征在于，所述主控电路还包括ddr3内存，所述ddr3内存用于存储所述fpga双码流处理器输出的所述双码流雷达数据。6.根据权利要求5所述的双码流网络雷达数据采集器，其特征在于，所述fpga双码流处理器包括控制指令接收模块、ad采集模块、方位角计算模块、主码流数据处理模块和子码流数据处理模块；所述控制指令接收模块用于通过先进可扩展接口axi4总线接收来自所述arm双码流处理器的雷达数据处理控制指令；所述ad采集模块用于基于触发信号和采样控制指令对雷达视频有效数据进行采样，分别输出所述主码流至所述主码流数据处理模块，以及输出所述子码流至所述子码流数据处理模块；所述方位角计算模块用于接收雷达触发信号、雷达方位信号和雷达零位信号，并计算当前雷达触发信号的方位角。
7.根据权利要求5所述的双码流网络雷达数据采集器，其特征在于，所述arm双码流处理器包括内存读取模块、第一数据压缩模块、第二数据压缩模块和指令接收模块；所述内存读取模块用于从所述ddr3内存中分别获取所述主码流和所述子码流；所述第一数据压缩模块用于对所述主码流进行数据压缩，并通过所述网络驱动电路将压缩后的主码流发送至外网；所述第二数据压缩模块用于对所述子码流进行数据压缩，并通过所述网络驱动电路将压缩后的子码流发送至外网；所述指令接收模块用于接收来自外网的雷达数据处理控制指令，并通过axi4总线将所述雷达数据处理控制指令发送至所述fpga双码流处理器。8.一种双码流网络雷达数据采集方法，基于如权利要求1至7中任一所述的双码流网络雷达数据采集器，其特征在于，包括：接收雷达模拟视频信号，通过模拟信号转换电路和ad采集电路得到并行数字视频信号；接收雷达数字控制信号，通过数字信号接收电路得到数字控制转换信号；将所述并行数字视频信号和所述数字控制转换信号输入主控电路，得到主码流和子码流，通过fpga双码流处理器对所述主码流和所述子码流进行处理，以及通过arm双码流处理器对所述主码流和所述子码流进行处理，获得双码流雷达数据；通过网络驱动电路将所述双码流雷达数据传输至外网。9.根据权利要求8所述的双码流网络雷达数据采集方法，其特征在于，所述通过fpga双码流处理器对所述主码流和所述子码流进行处理，包括：通过方位角计算模块分别接收雷达触发信号、雷达方位信号和雷达零位信号，并计算当前雷达触发信号的方位角；控制指令接收模块通过axi4总线接收来自所述arm双码流处理器的雷达数据处理控制指令；ad采集模块根据触发信号和采样控制指令对雷达视频有效数据进行采样，分别输出所述主码流至所述主码流数据处理模块，以及输出所述子码流至所述子码流数据处理模块；所述主码流数据处理模块对所述主码流，以及所述子码流数据处理模块对所述子码流进行扇区消隐、采样点合并和方位角合并处理，得到双码流雷达数据；将所述双码流雷达数据通过axi4总线传输至ddr3内存进行存储。10.根据权利要求8所述的双码流网络雷达数据采集方法，其特征在于，所述通过arm双码流处理器对所述主码流和所述子码流进行处理，包括：通过内存读取模块从ddr3内存中获取双码流雷达数据；第一数据压缩模块对所述双码流雷达数据中的主码流进行数据压缩，得到压缩的主码流；第二数据压缩模块对所述双码流雷达数据中的子码流进行数据压缩，得到压缩的子码流；将所述压缩的主码流和所述压缩的子码流分别通过网络驱动电路发送至外网；接收外网的雷达数据处理控制指令，通过axi4总线将所述雷达数据处理控制指令发送至所述fpga双码流处理器。
技术总结本发明提供一种双码流网络雷达数据采集器及数据采集方法，包括：模拟信号转换电路、数字信号接收电路、AD采集电路、主控电路和网络驱动电路；模拟信号转换电路和AD采集电路后将模拟视频转换为并行数字信号进入主控电路的FPGA中；数字信号接收电路对雷达状态信号进行接收后送入FPGA处理器；FPGA处理器解析雷达数据，并分为主码流和子码流进行数据处理，处理后的数据存入DDR3中；ARM处理器对DDR3中的双码流数据分别进行压缩处理，之后通过千兆网络驱动电路将双码流数据发送至外部网络中。本发明的双码流网络雷达数据采集器，可处理大量雷达数据预处理工作，双码流功能满足用户多场景、多终端的控制需求。多终端的控制需求。多终端的控制需求。
技术研发人员：卢冠达 孙立国 吕品
受保护的技术使用者：中国科学院自动化研究所
技术研发日：2022.03.16
技术公布日：2022/7/5
