具有混合像素内和外部补偿的电子显示器
1.分案声明
2.本技术是申请日为2020年1月10日、发明名称为“具有混合像素内和外部补偿的电子显示器”、申请号为：202010026648.1的中国发明专利申请的分案申请。
3.优先权要求
4.本专利申请要求2019年12月17日提交的美国专利申请16/716,911以及2019年1月11日提交的美国临时专利申请62/791,522的优先权，这些专利申请据此全文以引用方式并入本文。
技术领域
5.本公开整体涉及具有显示器的电子设备，更具体地，涉及用于显示器诸如有机发光二极管显示器的显示驱动器电路。
背景技术：6.电子设备通常包括显示器。例如，蜂窝电话和便携式计算机包括用于向用户呈现信息的显示器。
7.显示器，诸如有机发光二极管显示器，具有基于发光二极管的显示器像素阵列。在这种类型的显示器中，每个显示器像素都包括发光二极管和用于控制信号施加到发光二极管以产生光的薄膜晶体管。
8.有机发光二极管显示器像素包括经由接入薄膜晶体管连接到数据线的驱动薄膜晶体管。接入晶体管可具有栅极端子，其经由对应的扫描线接收扫描信号。可以通过认定扫描信号以导通接入晶体管而将数据线上的图像数据加载到显示器像素中。显示器像素还包括电流源晶体管，该电流源晶体管向有机发光二极管提供电流以产生光。
9.有机发光二极管显示器像素中的晶体管可经受工艺、电压和温度(pvt)变化。由于这种变化，不同显示器像素之间的晶体管阈值电压可以变化。晶体管阈值电压的变化可能导致显示器像素产生与目标图像不匹配的光量。正是在这种情况下，产生本文的实施方案。
技术实现要素：10.电子设备可包括具有显示器像素阵列的显示器。显示器像素可以是有机发光二极管显示器像素。每个显示器像素可包括发射光的有机发光二极管(oled)、与oled串联耦接的驱动晶体管、与驱动晶体管和oled串联耦接的第一和第二发射晶体管、耦接在驱动晶体管的栅极端子和漏极端子之间的半导体氧化物晶体管、耦接到驱动晶体管的栅极端子的单个存储电容器、耦接在驱动晶体管的源极端子与数据线之间的数据加载晶体管、耦接到驱动晶体管的漏极端子的初始化晶体管、以及耦接到oled的阳极端子的阳极重置晶体管。半导体氧化物晶体管可为n型晶体管，而像素中的所有其他晶体管可为p型硅晶体管(例如，pmos ltps薄膜晶体管)。
11.在正常操作期间，显示器像素可经历初始化阶段，在初始化阶段期间，初始化晶体
管和/或阳极重置晶体管被接通以重置显示器像素。初始化阶段之后可以跟着一个或多个开态偏置应力阶段，在该阶段期间，数据加载晶体管被激活以将数据电压至少部分地加载到驱动晶体管上。开态偏置应力阶段之后可自动地跟着阈值电压取样和数据加载阶段，然后跟着发射阶段。在发射阶段期间，由于像素内阈值电压消除，流过oled的电流将与驱动晶体管阈值电压无关。
12.在阈值电压取样之前执行开态偏置应力阶段可帮助减轻任何不期望的滞后效应并改善第一帧响应。如果需要，可任选地缩短发射阶段，以帮助降低与半导体氧化物晶体管相关联的负偏置温度应力(nbts)和正偏置温度应力(pbts)之间的潜在失配。如果需要，也可在数据加载晶体管被接通时接通半导体氧化物晶体管以延长开态偏置应力阶段。显示器像素也可操作以支持在显示器关闭或空闲时的外部电流感测(例如，通过接通数据加载晶体管和初始化晶体管)。
13.显示器像素也可被配置为支持低刷新率操作(例如，1hz、2hz、低于30hz、低于60hz等)。对于低刷新率操作，短的刷新周期之后跟着长得多的垂直消隐周期。在刷新周期期间，可执行第一开态偏置应力阶段，然后紧跟着第一阈值电压取样和数据编程阶段；在第一阈值电压取样和数据编程阶段之后可执行第二开态偏置应力阶段；然后在第二开态偏置应力阶段之后可执行第三开态偏置应力阶段，之后紧跟着第二阈值电压取样和数据编程阶段。然后，发射阶段可跟在第二阈值电压取样和数据编程阶段后面。
14.在垂直消隐周期期间，可至少执行与第二开态偏置应力阶段匹配的第四开态偏置应力阶段以减少闪烁。可在第二和第四开态偏置应力阶段期间动态地调节初始化电压，以使任何潜在失配最小化。在从刷新周期切换到垂直消隐周期时，也可动态地调节阳极重置电压，以帮助改善低刷新率性能。
附图说明
15.图1是根据实施方案的具有显示器的例示性电子设备的图示。
16.图2是根据一个实施方案的具有耦接到补偿电路的有机发光二极管显示器像素阵列的例示性显示器的图示。
17.图3是根据实施方案的被配置为支持像素内阈值电压补偿和外部阈值电压补偿的例示性显示器像素的电路图。
18.图4是根据实施方案示出多个开态偏置应力操作可如何与阈值电压取样操作执行以帮助降低滞后影响的时序图。
19.图5是根据实施方案示出可如何在相邻行中的像素之间共享至少一些行控制线的图示。
20.图6是根据实施方案示出至少一些行控制信号的导通周期可如何延展以帮助平衡负偏置温度应力(nbts)和正偏置温度应力(pbts)的图示。
21.图7是示出根据实施方案的被优化以减轻第一帧调光的开态偏置应力操作的时序图。
22.图8a是根据实施方案示出图3所示类型的显示器像素可如何被配置为支持外部电流感测操作的图示。
23.图8b是示出根据实施方案的用于执行外部电流感测操作的相关行控制信号的行
为的时序图。
24.图9是根据实施方案的低刷新率显示器驱动方案的图示。
25.图10是根据实施方案的被配置为减少低刷新率的闪烁的例示性显示器像素的电路图。
26.图11是根据实施方案示出可如何动态调节初始化电压使得刷新阶段期间的主导开态偏置应力和垂直消隐阶段期间的开态偏置应力良好匹配的时序图。
27.图12是根据实施方案示出可如何在主导开态偏置应力之后插入电压取样和数据编程操作以改善第一帧响应的时序图。
28.图13是根据实施方案示出可如何动态调节初始化电压和/或阳极重置电压以匹配刷新阶段和垂直消隐阶段期间的开态偏置应力的时序图。
29.图14a是根据实施方案示出图10所示类型的显示器像素可如何被配置为支持外部电流感测操作的图示。
30.图14b是示出根据实施方案的用于执行外部电流感测操作的相关行控制信号的行为的时序图。
31.图15和图16是示出根据某些实施方案的在动态地调节初始化和/或阳极重置电压时在刷新和垂直消隐阶段期间执行开态偏置应力的其他方式的时序图。
32.图17a是根据实施方案的例示性显示器像素电路的另一合适具体实施的电路图。
33.图17b是示出根据实施方案的用于操作图17a中所示像素电路的相关波形的时序图。
34.图18a是根据实施方案的例示性显示器像素电路的另外一合适具体实施的电路图。
35.图18b是示出根据实施方案的用于操作图18a中所示像素电路的相关波形的时序图。
36.图19a是根据实施方案的例示性显示器像素电路的另外一合适具体实施的电路图。
37.图19b是示出根据实施方案的用于操作图19a中所示像素电路的相关波形的时序图。
38.图20a是根据实施方案的例示性显示器像素电路的另外一合适具体实施的电路图。
39.图20b是示出根据实施方案的用于操作图20a中所示像素电路的相关波形的时序图。
40.图21a是根据实施方案的例示性显示器像素电路的另外一合适具体实施的电路图。
41.图21b是示出根据实施方案的用于操作图21a中所示像素电路的相关波形的时序图。
具体实施方式
42.图1中示出了可以装备有机发光二极管(oled)显示器的类型的例示性电子设备。如图1所示，电子设备10可以具有控制电路16。控制电路16可以包括用于支持设备10的操作
的存储和处理电路。存储和处理电路可以包括存储装置，诸如硬盘驱动器存储装置、非易失性存储器(例如，被配置为形成固态驱动器的闪存存储器或其他电可编程只读存储器)、易失性存储器(例如，静态或动态随机存取存储器)、等等。控制电路16中的处理电路可以被用于控制设备10的操作。处理电路可基于一个或多个微处理器、微控制器、数字信号处理器、基带处理器、电源管理单元、音频编解码芯片、专用集成电路、可编程集成电路等。
43.设备10中的输入-输出电路诸如输入-输出设备12可用于允许将数据供应至设备10以及允许将数据从设备10提供至外部设备。输入-输出设备12可包括按钮、操纵杆、点击轮、滚轮、触控板、小键盘、键盘、麦克风、扬声器、音频发生器、振动器、摄像机、传感器、发光二极管和其他状态指示器、数据端口等。用户可通过经由输入-输出设备12提供命令来控制设备10的操作并且可使用输入-输出设备12的输出资源从设备10接收状态信息和其他输出。
44.输入-输出设备12可包括一个或多个显示器，诸如显示器14。显示器14可为包括用于采集来自用户的触摸输入的触摸传感器的触摸屏显示器，或者显示器14可对触摸不敏感。显示器14的触摸传感器可基于电容性触摸传感器电极的阵列、声学触摸传感器结构、电阻性触摸部件、基于力的触摸传感器结构、基于光的触摸传感器，或其他合适的触摸传感器布置。
45.可使用控制电路16在设备10上运行软件，诸如操作系统代码和应用程序。在设备10的操作期间，运行控制电路16上的软件可以在输入-输出设备中的显示器14上显示图像。
46.图2示出了显示器14和相关的显示驱动器电路15。显示器14包括形成于诸如基板24的一个或多个层上的结构。诸如基板24的层可由诸如平面玻璃层的材料的平面矩形层形成。显示器14可具有显示器像素22的阵列以用于向用户显示图像。显示器像素阵列22可由基板24上的显示器像素结构的行和列形成。这些结构可包括薄膜晶体管，诸如多晶硅薄膜晶体管、半导体氧化物薄膜晶体管等。在显示器像素22的阵列中可以有任意适当数量的行和列(例如，十个或更多个、一百个或更多个、或者一千个或更多个)。
47.可以利用焊料或导电粘合剂将显示驱动器电路诸如显示驱动器集成电路15耦合到导电路径诸如基板24上的金属迹线。如果需要，显示驱动器集成电路15可以通过诸如柔性印刷电路或其他缆线的路径耦接到基板24。显示驱动器集成电路15(有时称为定时控制器芯片)可包括用于通过路径125与系统控制电路16通信的通信电路。路径125可由柔性印刷电路上的迹线或其他缆线形成。控制电路16(参见图1)可位于电子设备(诸如为蜂窝电话、计算机、电视、机顶盒、媒体播放器、便携式电子设备、或正在使用显示器14的其他电子装置)中的主逻辑板上。
48.在操作过程中，该控制电路可为显示驱动器集成电路15提供与要在显示器14上显示的图像有关的信息。为了在显示器像素22上显示图像，显示驱动器集成电路15可以向显示驱动器电路，诸如行驱动器电路18和列驱动器电路20，提供时钟信号和其他控制信号。例如，数据电路13可以接收图像数据并处理图像数据以向显示器14提供像素数据信号。像素数据信号可以由列驱动器电路20解复用，并且像素数据信号d可以通过数据线26路由到每个像素22(例如，路由到每个红色像素、绿色像素或蓝色像素)。行驱动器电路18和/或列驱动器电路20可由一个或多个集成电路和/或一个或多个薄膜晶体管电路形成。
49.显示驱动器集成电路15可以包括补偿电路17，该补偿电路有助于补偿显示器像素
22之间的变化，诸如阈值电压变化。如果需要，补偿电路17还可以帮助补偿晶体管老化。补偿电路17可以经由路径19、切换电路21和路径23耦接到像素22。补偿电路17可以包括感测电路25和偏压电路27。感测电路25可以用于感测(例如，采样)来自像素22的电压。在感测操作期间，切换电路21可被配置为将感测电路25电耦接到一个或多个选定像素22。例如，补偿电路17可以产生控制信号ctl以配置切换电路21。感测电路25可以通过路径19、切换电路21和路径23从像素取样电流、电压或其他期望的信号。偏压电路27可以包括用于将参考电压或偏压电压驱动到像素22的节点上的一个或多个驱动器电路。例如，切换电路21可以被配置为将路径19电耦接到一个或多个选定像素22。在这种情况下，偏压电路27可以向选定像素提供参考信号。参考信号可以将在选定像素处的节点偏压在期望电压，用于由感测电路25执行的感测操作。
50.补偿电路17可以使用偏压电路27和感测电路25对像素22执行补偿操作，以生成存储在存储装置29中的补偿数据。存储装置29例如可以是静态随机存取存储器(sram)。在图2的示例中，存储装置29是片上存储装置。如果需要，存储装置29可以是片外存储装置，诸如非易失性存储装置(例如，即使在显示器断电时也保持所存储信息的非易失性存储器)。存储在存储装置29中的补偿数据可以在显示操作期间由数据电路13检索。数据电路13可以处理补偿数据以及输入的数字图像数据，以生成用于像素22的补偿数据信号。
51.数据电路13可以包括γ电路44，该γ电路提供数字图像数据到用于驱动像素22的适当电压水平的模拟数据信号的映射。多路复用器46从γ电路44接收一组可能的模拟数据信号，并由数字图像数据控制，以选择适合于数字图像数据的模拟数据信号。从存储装置29检索的补偿数据可以由加法器电路48添加到数字图像数据(或从数字图像数据中减去)，以帮助补偿不同显示器像素22之间的晶体管变化(例如，阈值电压变化、晶体管老化变化或其他类型的变化)。将补偿数据作为补偿添加到数字输入图像数据的示例仅仅是例示性的。通常，数据电路13可以与图像数据一起处理补偿数据，以产生用于驱动像素22的补偿模拟数据信号。
52.相比于专注执行像素内阈值消除的技术(诸如通过执行初始化阶段，然后进行阈值取样阶段)，以这种方式使用每个像素22外部的补偿电路17来执行感测和补偿就允许更高的刷新率(例如，高于60hz的刷新率，至少120hz的刷新率等)并且有时被称为“外部”补偿。外部变化补偿可以在工厂中实时地(例如，在连续图像帧之间的消隐间隔期间)或者当显示器空闲时(作为示例)执行。根据至少一些实施方案，显示器14可使用混合补偿方案来操作，在混合补偿方案中，在正常显示操作期间实施像素内阈值消除，并且在显示器14被关闭时实施外部阈值补偿。通过这样配置，像素内补偿可帮助减轻阈值电压滞后(这改善了第一帧响应)，而外部补偿可帮助减轻老化和其他晶体管可靠性问题。
53.行驱动器电路18可以位于显示器14的左边缘和右边缘上，仅在显示器14的单个边缘上，或在显示器14中的别处。在操作期间，行驱动器电路18可在水平线28(有时称为行线、“扫描”线、和/或“发射”线)上提供行控制信号。行驱动器电路18可以包括用于驱动扫描线的扫描线驱动器电路和用于驱动发射线的发射线驱动器电路。扫描线和发射线驱动器电路有时可被称为栅极驱动器电路。
54.解复用电路20可用于将来自显示驱动器集成电路(dic)15的数据信号d提供到多个对应的竖直线26上。解复用电路20有时可以称为列驱动器电路、数据线驱动器电路或源
驱动器电路。竖直线26有时称为数据线。在显示操作期间，可以使用线26将显示数据加载到显示器像素22中。
55.每一数据线26都与相应列的显示器像素22相关联。多组水平信号线28水平延伸跨整个显示器14。每组水平信号线28都与相应行的显示器像素22相关联。每行中的水平信号线的数量由被水平信号线独立控制的显示器像素22中的晶体管的数量决定。可由不同数量的扫描线来操作不同配置的显示器像素。
56.行驱动器电路18可以认定诸如显示器14中的行线28上的扫描和发射信号的控制信号。例如，驱动器电路18可从显示驱动器集成电路15接收时钟信号和其他控制信号，并可响应于所接收的信号认定每行显示器像素22中的扫描控制信号和发射控制信号。可以依次处理显示器像素22的行，针对每帧图像数据的处理开始于显示器像素阵列的顶部，并结束于阵列的底部(作为示例)。在认定行中的扫描线时，由dic15提供给列驱动器电路20的控制信号和数据信号可以指示列驱动器电路20对关联的数据信号d(例如，由数据电路13提供的补偿数据信号)解复用并驱动到数据线26上，从而将利用出现在数据线d上的显示数据来对行中的显示器像素进行编程。显示器像素然后能够显示加载的显示数据。
57.上文所述的外部像素补偿方案可涉及使用感测电路25对所选择的显示器像素执行电流感测。通常，流过每个显示器像素的发射电流的量取决于该显示器像素内“驱动”薄膜晶体管(tft)的阈值电压。驱动晶体管的阈值电压也可根据驱动晶体管的栅极到源极电压vgs的电流值而变化。例如，驱动晶体管阈值电压在vgs从低升至高时可呈现第一平均电平，但在vgs从高降低至低时可呈现与第一平均电平不同的第二平均电平，从而产生不同的电流-电压(i-v)特性曲线。阈值电压对实际vgs值的这种依赖性有时被称为晶体管“滞后”，并且如果不小心，则这个滞后可对电路25所执行的电流感测操作的准确性产生负面影响。
58.图3是可操作以支持像素内阈值电压补偿和外部阈值电压补偿两者的显示器14中的例示性有机发光二极管显示器像素22的电路图。如图3所示，显示器像素22可包括存储电容器cst、n型(即，n沟道)晶体管诸如半导体氧化物晶体管toxide、和p型(即，p沟道)晶体管诸如驱动晶体管tdrive、数据加载晶体管tdata、第一发射晶体管tem1、第二发射晶体管tem2、第一初始化晶体管tini1、和第二初始化晶体管tini2。晶体管toxide是利用半导体氧化物形成(例如，具有由半导体氧化物诸如铟镓锌氧化物或igzo形成的沟道的晶体管)，而其他p沟道晶体管可为由半导体诸如硅形成的薄膜晶体管(例如，利用低温工艺沉积的多晶硅沟道，有时称为ltps或低温多晶硅)。半导体氧化物晶体管与硅晶体管相比呈现相对更低的泄漏，因此将晶体管toxide实现为半导体氧化物晶体管将帮助减少闪烁(例如，通过防止电流从驱动晶体管tdrive的栅极端子泄漏)。
59.在另一种适当的布置中，晶体管toxide和tdrive可被实现为半导体氧化物晶体管，而其余的晶体管tdata、tem1、tem2、tini1、和tini2为ltps晶体管。晶体管tdrive充当驱动晶体管，并且具有对像素22的发射电流至关重要的阈值电压。由于晶体管tdrive的阈值电压可能经历滞后，因此将驱动晶体管形成为顶栅半导体氧化物晶体管可帮助降低滞后(例如，顶栅igzo晶体管与硅晶体管相比经历更小的vth滞后)。如果需要，其余晶体管tdata、tem1、tem2、tini1和tini2中的任意者可被实现为半导体氧化物晶体管。此外，p沟道晶体管中的任意一者或多者可以是n型(即n沟道)薄膜晶体管。
60.显示器像素22可包括有机发光二极管(oled)304。正电源电压vddel可被供应至正
电源端子300，并且接地电源电压vssel可被供应至接地电源端子302。正电源电压vddel可为3v、4v、5v、6v、7v、2至8v、或任何合适的正电源电压电平。接地电源电压vssel可为0v、-1v、-2v、-3v、-4v、-5v、-6v、-7v、或任何合适的接地或负电源电压电平。驱动晶体管tdrive的状态控制从端子300通过二极管304流至端子302的电流的量，并且因此控制来自显示器像素22的发射光306的量。有机发光二极管304可具有相关联的寄生电容c
oled
(未示出)。
61.端子308可用于供应初始化电压vini(例如，负电压诸如-1v、-2v、-3v、-4v、-5v、-6v或其他合适的电压)，以帮助在二极管304未使用时关断二极管304。因此，端子308有时被称为初始化线。来自显示驱动器电路诸如图2的行驱动器电路18的控制信号被供应至控制端子，诸如行控制端子312、314-1、314-2和314-2'。行控制端子312可充当发射控制端子(有时称为发射线或发射控制线)，而行控制端子314-1和314-2可充当第一和第二扫描控制端子(有时称为扫描线或扫描控制线)。发射控制信号em可被供应给端子312。扫描控制信号scan1和scan2可分别施加于扫描端子314-1和314-2。来自显示器像素阵列中先前行的扫描控制信号scan2可被施加于扫描端子314-2'。数据输入端子诸如数据信号端子310耦接至图1的相应数据线26，以用于接收用于显示器像素22的图像数据。数据端子310也可被称为数据线。
62.用于调制p型硅晶体管的控制信号em(n)、scan2(n)和scan2(n-1)可被驱动为低以接通那些晶体管(因为p型晶体管是“有源低”器件)并且被驱动为高以接通它们。控制信号em(n)、scan2(n)和scan2(n-1)在被断言时通常可被驱动至低于vssel的电压电平(例如，以过驱动对应的晶体管)。例如，如果vssel等于-3.5v，则信号em(n)、scan2(n)和scan2(n-1)在被断言时可被驱动至-9v。控制信号em(n)、scan2(n)和scan2(n-1)在被取消断言时通常可被驱动至高于vddel的电压电平(例如，以进一步去激活对应的晶体管以帮助使泄露最小化)。例如，如果vddel等于4.5v，则信号em(n)、scan2(n)和scan2(n-1)在被取消断言时可被驱动至7v。
63.用于调制n型半导体氧化物晶体管toxide的控制信号scan1(n)可被驱动为高以接通晶体管toxide(因为n型晶体管为“有源高”器件)并且被驱动为低以关断晶体管toxide。由于scan1独立地控制晶体管toxide，因此可调节scan1的高电平和低电平以增强氧化物tft驱动能力。当被断言时，控制信号scan1(n)通常可被驱动至高于vddel的电压电平以过驱动晶体管toxide。例如，如果vddel等于5v，则信号scan1(n)在被断言时可被驱动至12v。当被取消断言时，控制信号scan1(n)通常可被驱动至低于vssel的电压电平，以使通过晶体管toxide的泄漏最小化。例如，如果vssel等于-2v，则信号scan1(n)在被取消断言时可被驱动至-6v。针对这些行控制信号中每一者所公开的高电压电平和低电压电平仅是例示性的，并且可被调节至其他合适的电压电平以支持所期望的操作模式。
64.在图3的示例中，晶体管tem1、tdrive、tem2、和oled 304可串联耦接在电源端子300与电源端子302之间。特别地，第一发射控制晶体管tem1可具有耦接至正电源端子300的源极端子、经由发射线312接收发射控制信号em(n)的栅极端子、以及漏极端子(被标记为node1)。符号“(n)”指示对应的信号是利用与该行显示器像素相关联的栅极驱动器生成。术语晶体管的“源极”端子和“漏极”端子有时可互换地使用，并且因此有时可被称为“源极-漏极”端子。
65.驱动晶体管tdrive可具有耦接到node1的源极端子、栅极端子(被标记为node2)、
和漏极端子(被标记为node3)。第二发射控制晶体管tem2可具有耦接至node3的源极端子、也经由发射线312接收发射控制信号em(n)的栅极端子、以及经由发光二极管304耦接至接地电源端子302的漏极端子(被标记为node4)。通过以此方式配置，发射控制信号em(n)可在发射阶段期间被断言(例如，被驱动为低或暂时脉冲为低)以接通晶体管tem1和tem2，以允许电流流过发光二极管304。
66.存储电容器cst具有耦接至正电源线300的第一端子和耦接至node2的第二端子。加载到像素22中的图像数据可在整个发射阶段通过使用电容器cst保持电荷而至少部分地存储在像素22上。晶体管toxide可具有耦接到node2的源极端子、被配置为经由扫描线314-2接收扫描控制信号scan1(n)的栅极端子、以及耦接到node3的漏极端子。信号scan1(n)可被断言(例如，被驱动为高或暂时脉冲为高)以接通n型晶体管toxide以短接晶体管tdrive的漏极和栅极端子。栅极和漏极端子短接的晶体管配置有时被称为“二极管连接”。
67.数据加载晶体管tdata可具有耦接到数据线310的源极端子、被配置为经由扫描线314-2接收扫描控制信号scan2(n)的栅极端子、以及耦接到node1的漏极端子。通过以此方式配置，信号scan2(n)可被断言(例如，被驱动为低或暂时脉冲为低)以接通晶体管tdata，这将允许来自数据线310的数据电压被加载到node1上。
68.晶体管tini1可具有耦接到node3的源极端子、被配置为经由扫描线314-2'接收扫描控制信号scan2(n-1)的栅极端子、以及耦接到初始化线308的漏极端子。符号“(n-1)”指示对应的信号是利用与先前行显示器像素相关联的栅极驱动器生成(例如，scan2(n-1)表示控制前一行中的晶体管tdata的scan2信号)。晶体管tini2可具有耦接到node4的源极端子、被配置为经由扫描线314-2'接收扫描控制信号scan2(n-1)的栅极端子、以及耦接到初始化线308的漏极端子。通过以此方式进行配置，扫描控制信号scan2(n-1)可被断言(例如，被驱动为低或暂时脉冲为低)以接通晶体管tini1和tini2，这将node3和node4两者向下驱动到初始化电压vini。
69.在正常数据刷新周期期间，显示器像素22可在至少四种不同类型的阶段中操作：(1)初始化/重置阶段、(2)开态偏置应力阶段、(3)阈值电压取样和数据写入阶段、以及(4)发射阶段，不一定是按此顺序。图4是示出在正常操作期间可以施加于显示器像素22的相关信号波形的时序图。
70.在时间t1之前，仅信号em(n)被断言，因此像素22处于发射阶段。在时间t1，信号em(n)被取消断言或被驱动为低，这标记发射阶段的结束。在时间t2(在初始化阶段开始时)，控制信号scan1(n)和scan2(n-1)被断言。断言信号scan2(n-1)将并行地接通晶体管tini1和tini2，这将把node3和node4驱动到vini。node3位于晶体管tdrive的漏极端子处，因此node3处的对应电压vd在该时间期间将被初始化为vini(即，vd＝vini)。由于node4在发光二极管304的阳极端子处，因此将node4设定为vini有时被称为执行“阳极重置”。断言信号scan1(n)将接通晶体管toxide，这短接晶体管tdrive的栅极和漏极端子，并且因此将驱动晶体管的栅极端子处的电压vg也下拉至vini。在初始化阶段期间，电容器cst上的电压因此被重置为预定的电压差(vddel-vini)。
71.信号scan2(n-1)在时间t3被取消断言，以关断晶体管tini1和tini2，这标记初始化和阳极重置阶段的结束。信号scan1(n)可保持被断言，直到后续发射阶段(例如，晶体管toxide在整个初始化阶段和阈值电压取样和数据写入阶段期间将保持导通)。
72.在时间t4，信号scan2(n)被脉冲为低以暂时激活数据加载晶体管tdata。接通晶体管tdata将把数据电压vdata加载到驱动晶体管的源极端子上，使得node1处的电压vs被设定为vdata(即，vs＝vdata)。由于驱动晶体管当前处于二极管连接配置(因为toxide被接通)，所以驱动晶体管将把栅极电压vg上拉至(vdata-vth)，其中vth表示驱动晶体管的阈值电压。因此，电容器cst上的电压现在被设定为(vddel-vdata+vth)。因此，驱动晶体管阈值电压vth已被成功取样，并且vdata已被成功编程/写入到存储电容器cst上。
73.信号scan2(n)在时间t4处的断言将vs设定为vdata，这于是将提示驱动晶体管将其栅极电压vg从vini朝(vdata-vth)上拉。在vg正被向上充电至(vdata-vth)时的这段短暂时间段(参见图4中的阴影部分)表示开态偏置应力阶段。在开态偏置应力阶段开始时(即，在时间t4)，驱动晶体管的源极到栅极电压vsg可等于(vdata-vini)，使得vdata在任何阈值电压取样之前被至少部分地施加到驱动晶体管。由于以下原因，在任何阈值电压取样之前将vdata施加到像素22可以是技术上有利的。
74.在某些情况下，阈值电压vth可偏移，诸如当显示器14从黒色图像转换为白色图像时或者在从一个灰度级转换到另一灰度级时。vth的这个偏移(在本文中有时被称为薄膜晶体管“滞后”)可导致亮度的降低，这换句话讲被称为“第一帧调光”。例如，作为黒色帧的驱动晶体管的vgs的函数的饱和电流ids波形可相对于作为白色帧的驱动晶体管的vgs的函数的目标ids波形稍微偏离。在不执行开态偏置应力的情况下，所取样的vth将对应于黒色帧，因此将偏离目标ids波形相当大的裕量。通过执行开态偏置应力，所取样的vth将对应于vdata并且因此将更接近目标ids曲线。因此，在取样vth之前执行开态偏置应力阶段来以vdata偏置驱动晶体管的vsg可帮助减轻滞后并改善第一帧响应。因此，开态偏置应力阶段可被定义为在非发射阶段(例如，诸如通过接通数据加载晶体管或初始化晶体管)将合适的偏置电压直接施加到驱动晶体管的操作。因此，虽然图4将vth取样和数据写入阶段图示为开始于时间t4，但只有obs阶段开始于时间t4，并且vth取样和数据编程在obs阶段之后立即发生(例如，obs将自动地跟有vth取样和数据写入操作，而不必接通像素22中的任何其他晶体管)。
75.在时间t5，信号scan2(n)被取消断言，这标记vth取样和数据编程阶段的结束。如图4所示，开态偏置应力阶段与vth取样和数据编程阶段的其余部分相比具有相对短的持续时间。为了确保开态偏置应力的功效，信号scan2(n)可被脉冲多次以执行附加的开态偏置应力操作。在图4的示例中，信号scan2(n)从时间t6到t7被脉冲为低以触发第二开态偏置应力阶段和第二vth取样和数据编程阶段，并且从时间t8到t9再次被脉冲为低以触发第三开态偏置应力阶段和第三vth取样和数据编程阶段。在最终数据编程阶段期间加载的数据(参见例如数据信号d(n))表示这个显示器像素将显示的实际数据值。图4的示例仅是例示性的，其中执行三个分开的开态偏置应力阶段。如果需要，可提供少于三个或多于三个开态偏置应力阶段，以帮助降低vth滞后的影响。
76.在时间t10，发射控制信号em(n)可再次被断言以表明发射阶段的开始。断言信号em(n)将接通晶体管tem1和tem2，这将把vs上拉至vddel。所得到的晶体管tdrive的源极到栅极电压vsg将等于vddel-(vdata-vth)。由于最终发射电流与vsg减去vth成比例，因此发射电流将独立于vth，因为(vsg-vth)将等于(vddel-vdata+vth-vth)，其中vth抵消。以这种方式对驱动晶体管阈值电压进行内部取样和消除的这种类型的操作方案有时被称为像素
内阈值电压补偿。
77.通常，行控制信号中的每一者与显示器像素阵列中的仅一行相关联。在某些实施方案中，一些行控制线可在相邻行中的显示器像素之间共享(参见例如图5)。如图5所示，栅极驱动器电路诸如栅极驱动器级500可驱动在两个相邻行中的像素之间共享的行控制信号em和scan1，并且也可驱动仅被馈送给第一(奇数)行像素22的信号scan2(2n-1)和仅被馈送给第二(偶数)行像素22的信号scan2(2n)。栅极驱动级500可以表示行驱动器电路18中的级链中的一个级(参见图2)。虽然信号scan1和em可以在多个相邻行之间共享，但是信号scan2不能被共享，因为它控制数据加载(例如，不同的像素需要加载不同的数据信号以保持完全显示器分辨率)。
78.在图4的示例性操作中，信号scan1为高的持续时间可以比信号scan1为低的持续时间短得多(即，发射阶段比非发射阶段长得多)。信号scan1直接控制像素22内的晶体管toxide。当信号scan1为低时，晶体管toxide被关断并经受负偏置温度应力(nbts)。当信号scan1为高时，晶体管toxide被接通并经受正偏置温度应力(pbts)。nbts可导致氧化物晶体管阈值电压vth随时间推移在负方向上偏移，而pbts可导致vth随时间推移在正方向上偏移。当发射阶段比非发射阶段长得多时，nbts将主导并可导致vth在晶体管toxide的寿命期间的负偏移，这也劣化该晶体管的可靠性。
79.为了帮助改善氧化物晶体管的可靠性，信号scan1为高的持续时间可被调节、延长或优化，以帮助平衡nbts和pbts(参见例如图6)。在图6的时序图中，信号scan1被断言的时间段可延展，如虚线部分600所示。当信号scan1(n)被断言时，信号scan2(n-1)和scan2(n)可被脉冲至少两次(如图6所示)、两次以上、三次或更多次、四至十次、10次或以上、100次或以上、或任何合适的次数，以执行开态偏置应力和vth取样和数据编程操作。通过相对于氧化物晶体管的截断周期调谐其导通周期，可最小化vth偏移的风险，并且可改善氧化物tft寿命。
80.图7是示出根据另一合适的布置可如何进一步优化开态偏置应力阶段以减轻第一帧调光的时序图。与其中信号scan1在非发射周期期间始终被断言的图4的示例不同，图7示出了信号scan1可如何在非发射周期期间被脉冲为低以提供增强的开态偏置应力效应。
81.在时间t1之前，仅信号em(n)被断言，因此像素22处于发射阶段。在时间t1，信号em(n)被取消断言或被驱动为低，这标记发射阶段的结束。信号scan1(n)在t1之后的某个时间被断言，这接通晶体管toxide。在时间t2(在初始化阶段开始时)，控制信号scan2(n-1)被断言或被脉冲为低。断言信号scan2(n-1)将并行地接通晶体管tini1和tini2，这将把node3和node4驱动到vini。node3位于晶体管tdrive的漏极端子处，因此node3处的对应电压vd在该时间期间将被初始化为vini(即，vd＝vini)。oled阳极端子node4也将被重置为vini。由于信号scan1(n)被断言，所以晶体管toxide将导通，这短接晶体管tdrive的栅极和漏极端子，并且因此将驱动晶体管的栅极端子处的电压vg也下拉至vini。在初始化和阳极重置阶段期间，电容器cst上的电压因此被重置为预定的电压差(vddel-vini)。
82.信号scan2(n-1)在时间t3被取消断言，以关断晶体管tini1和tini2，这标记初始化和阳极重置阶段的结束。信号scan1(n)可保持被断言，直到后续发射阶段(例如，晶体管toxide在整个初始化阶段和阈值电压取样和数据写入阶段期间将保持导通)。
83.在时间t4，信号scan1(n)被取消断言或被脉冲为低。将信号scan1(n)驱动为低将
关断晶体管toxide，使得驱动晶体管tdrive的栅极和漏极端子不再短接(即，使得驱动晶体管不再二极管连接)。在时间t4，控制信号scan2(n)也被脉冲为低，这接通数据加载晶体管tdata并将源极端子电压vs设定为vdata。由于氧化物晶体管被关断，所以栅极端子电压vg保持在初始化电压vini，这将导致漏极端子电压vd被上拉到vdata。需注意，在晶体管toxide被关断时，不能发生像素内vth取样，因此从时间t4到t5的整个持续时间将充当开态偏置应力阶段。scan1(n)从时间t4到t5被脉冲为低的这个时间段可被调节或优化以改善显示器的第一帧响应。以这种方式延展开态偏置应力阶段也可帮助消除如图4的示例中所示执行多个较小的开态偏置应力操作的需要，这可降低动态功率消耗。在时间t5，扫描信号scan1(n)被重新断言，这接通晶体管toxide。
84.在时间t6，控制信号scan2(n)被断言或被脉冲为低，这将vs设定为vdata。由于驱动晶体管当前处于二极管连接配置(因为toxide被启用)，所以驱动晶体管将把栅极电压vg上拉至(vdata-vth)。因此，电容器cst上的电压现在被设定为(vddel-vdata+vth)。因此，驱动晶体管阈值电压vth已被成功取样，并且vdata已被成功编程/写入到存储电容器cst上。在时间t7，信号scan2(n)被取消断言，这标记vth取样和数据编程阶段的结束。
85.在时间t8，发射控制信号em(n)可再次被断言以表明发射阶段的开始。断言信号em(n)将接通晶体管tem1和tem2，这将把vs上拉至vddel。所得到的晶体管tdrive的源极到栅极电压vsg将等于vddel-(vdata-vth)。由于最终发射电流与vsg减去vth成比例，因此发射电流将独立于vth，因为(vsg-vth)将等于(vddel-vdata+vth-vth)，其中vth抵消以实现像素内阈值电压补偿。
86.除了执行上文结合图4或图7所述的“像素内”阈值消除之外，也可利用每个像素22外部的补偿电路17来执行“外部”阈值电压补偿。外部变化补偿可例如在工厂中，在显示器空闲或关闭时，或实时(例如，在连续图像帧之间的消隐间隔期间)执行。像素内阈值电压补偿帮助减少滞后，而外部阈值电压补偿可帮助减轻晶体管老化、在显示器像素寿命期间的驱动晶体管vth偏移、以及其他tft可靠性问题。实现像素内和外部vth补偿两者的操作方案有时被称为“混合”阈值电压补偿驱动方案。
87.图8a是示出图3所示类型的显示器像素可如何被配置为支持外部电流感测操作的图示。图8b是示出用于执行此类外部电流感测操作的相关行控制信号的行为的时序图。如图8b所示，奇数行扫描控制信号scan2_odd(n)可被脉冲为低以执行初始化和阳极重置阶段，并且偶数行扫描控制信号scan2_even(n)于是可被脉冲为低以执行vth取样和数据编程阶段。在某个稍后时间(例如，当显示器被关闭/空闲时，或在用户没有正在查看显示器的某个其他时间期间)，偶数和奇数scan2控制信号两者被同时断言，而scan1被取消断言以执行电流感测操作。
88.重新参见图8a，低scan1(n)关断晶体管toxide，而低scan2_even(n)和低scan2_odd(n)将接通晶体管tdata和tini1。发射控制信号em(n)在此时间期间应被取消断言，这去激活晶体管tem1和tem2。通过这种方式配置，感测电流可从数据线310通过晶体管tdata、tdrive和tini1流到初始化线308上，如通过感测电流路径800所指示。电流800可利用感测电路25(参见图2)来测量，以生成被存储在存储电路29中的补偿数据。如上所述，经由电流感测的外部vth补偿结合像素内vth消除可帮助最小化与驱动晶体管的阈值电压相关联的任何不期望的tft效应，这帮助在显示器的寿命期间维持一致的亮度水平。
89.显示器14可任选地被配置为支持低刷新率操作。使用相对低刷新率(例如，刷新率为1hz、2hz、1-10hz、小于30hz、小于60hz、或其他合适的低刷新率)操作显示器14可适于输出静态或接近静态的内容的应用和/或要求最小功率消耗的应用。图9是根据实施方案的低刷新率显示驱动方案的图示。如图9所示，显示器14可在短的数据刷新阶段(如周期t_refresh所指示)和延长的垂直消隐周期(如周期t_blank所指示)之间交替。例如，每个数据刷新周期t_refresh根据60hz数据刷新操作可为大约16.67毫秒(ms)，而每个垂直消隐周期t_blank可为大约1秒，使得显示器14的总体刷新率降低至1hz。如此配置，可调节刷新持续时间t_blank以调谐显示器14的总体刷新率。例如，如果t_blank的持续时间被调谐为半秒，则总体刷新率将提高到大约2hz。在本文所述的实施方案中，t_blank的持续时间(例如)可以比t_refresh长至少两倍、至少十倍、至少30倍或至少60倍。
90.在图10中示出了可用于支持低刷新率操作的显示器14中的例示性有机发光二极管显示器像素22的示意图。图10的像素22可具有与图3中所示的像素22类似的结构(即，图10中的像素22具有与图3中的像素22相同数量的晶体管和电容器)。发射晶体管tem1和tem2具有被配置为经由发射线312接收发射控制信号em(n)的栅极。半导体氧化物晶体管toxide具有被配置为经由第一扫描线314-1接收第一扫描控制信号sc1(n)的栅极端子。数据加载晶体管tdata具有被配置为经由第二扫描线314-2接收第二扫描控制信号sc2(n)的栅极端子。
91.与图3的像素配置相比，图10的显示器像素22中的初始化线仅连接到像素22内的一个晶体管。如图10所示，初始化晶体管tini具有耦接到node3(即，驱动晶体管的漏极端子)的源极端子、被配置为经由第三扫描线314-3接收第三扫描控制信号sc3(n)的栅极端子、以及耦合到动态初始化线308'的漏极端子。显示器像素22还可包括阳极重置晶体管tar，其具有耦接到node4(即，oled 304的阳极端子)的源极端子、被配置为接收从阵列中的后续行生成的扫描控制信号sc3(n+1)的栅极端子、以及耦合到阳极重置线309的漏极端子。动态初始化线308'和阳极重置线309可为分开的控制线，使得线308'上的初始化电压vdini(n)和线309上的阳极重置电压var可在像素22操作期间被偏置到不同的电平。
92.图11是示出可在刷新周期(有时被称为“刷新帧”)和垂直消隐周期(有时被称为“垂直消隐帧”)两者期间施加于图10的显示器像素22的相关信号波形的时序图。从时间t1至t2，扫描控制信号sc1(n)和sc3(n)被断言以执行初始化阶段。在初始化阶段期间，初始化线308'被偏置在低电压vl，这将导致node3处的漏极电压vd被下拉至电压vl。由于晶体管toxide在这个时间期间也是导通，因此node2处的栅极电压vg也将被下拉至vl。因此，电容器cst上的电压将被设定为预定的电压差(vddel-vl)。
93.在时间t3，扫描控制信号sc2(n)将被脉冲为低以执行vth取样和数据写入阶段。如上文结合图3所述，在驱动晶体管被暂时激活以将栅极电压vg充电至(vdata-vth)的信号sc2(n)断言之后的短暂时间段表示第一开态偏置应力阶段obs1。在时间t4结束前，node1处的源极电压vs将被设定为vdata，而vg和vd两者将通过驱动晶体管的二极管连接而被设定为(vdata-vth)。因此，存储电容器cst上的电压将被设定为(vddel-vdata+vth)。
94.在低刷新率操作中，垂直消隐帧可以比刷新帧长得多。为了防止垂直消隐帧期间的vth偏移，希望在垂直消隐帧期间也实施一个或多个开态偏置应力阶段。然而，在垂直消隐帧期间，信号sc1(n)和sc2(n)不能被断言以接通根据vdata对vs和vd充电。因此，必须引
入另一机制来对vs和vd充电。根据一个实施方案，初始化电压vdini(n)可动态地从低电压vl升高至高电压vh，同时断言信号sc3(n)以在垂直消隐帧期间执行伪开态偏置应力阶段obs2'。电压vh可至少等于或大于vdata，这将接通驱动晶体管(其栅极被电容器cst保持在(vdata-vth))并确保node1处的电压vs也被充电至vh。
95.初始化电压vdini可以以每行为基础动态地调节，因此信号vdini(n)为基于行的信号(例如，对于不同的行，信号vdini可在不同的时间被断言)。相比之下，阳极重置电压var可为固定直流(dc)全局电压信号。在垂直消隐帧期间执行一个开态偏置应力操作obs2'的图11的示例仅是例示性的。一般来讲，两个或更多个开态偏置应力操作obs2'可在垂直消隐帧期间执行。例如，开态偏置应力操作obs2'可在相对高频率30hz、60hz、120hz、240hz、10-240hz、或其他合适的频率执行。
96.通过检查，从时间t7到t8的开态偏置应力阶段obs2'定性地不同于从时间t3至t4的开态偏置应力阶段osb1(即，开态偏置应力的持续时间将不同，并且施加于驱动晶体管的源极-漏极端子的实际电压也将不同)。obs1与obs2'的这个失配可产生明显的闪烁。
97.为了帮助减少闪烁，可在vth取样和数据编程阶段与发射阶段之间插入附加的开态偏置应力阶段obs2(参见例如从时间t5至t6插入的obs2)。如图11所示，刷新帧中的附加开态偏置应力阶段obs2可定性地与垂直消隐帧中obs2'的相同。例如，信号sc3(n)可被脉冲为低持续相同的持续时间，信号vdini(n)可被动态地偏置至相同的vh电平，并且持续时间t5-t6可等于持续时间t7-t8)。更长的开态偏置应力阶段obs2将主导于先前/更短的开态偏置应力阶段obs1，并且减小刷新周期和垂直消隐周期之间的开态偏置应力失配将提供改善的显示器闪烁性能。
98.在图11的示例中，开态偏置应力阶段obs2紧接在发射阶段之前被插入。在某些情况下，驱动晶体管阈值vth可能在所插入的阶段obs2期间偏移。例如，滞后和温度变化可导致vth在obs2期间偏移，这可导致不期望的mura效应和劣化的第一帧响应。
99.为了防止第一帧响应劣化，vth取样应在obs2之后并且在发射阶段之前执行。图12是根据另一实施方案示出可如何在主导的开态偏置应力阶段osb2之后插入电压取样和数据编程操作以改善第一帧响应的时序图。如图12所示，第一vth取样和数据编程阶段可从时间t3-t4执行，主导的开态偏置应力阶段obs2可从时间t5-t6执行，并且第二vth取样和数据编程阶段可在obs2之后以及在发射阶段之前从时间t7-t8执行。如上文结合图3和图11所述，在驱动晶体管被暂时激活以将栅极电压vg充电至(vdata-vth)的时间t7处信号sc2(n)断言之后的短暂时间段表示瞬时开态偏置应力阶段obs3。在时间t8结束前，node1处的源极电压vs将被设定为vdata，而vg和vd两者将通过驱动晶体管的二极管连接而被设定为(vdata-vth)。
100.在obs2之后执行另一vth取样和数据编程操作可帮助应对obs2期间的任何潜在vth偏移，由此改善第一帧响应。虽然短的开态偏置应力阶段诸如obs1和obs3确实在刷新帧期间发生，但是更长的开态偏置应力阶段obs2仍占主导，并且如果与垂直消隐帧的obs2'匹配，则可最小化闪烁。可能导致obs2和obs2'之间失配的另一潜在问题是在不同周期期间施加于像素22的数据信号可能不同。如图12的示例中所示，在obs2期间驱动晶体管上的vsg可为(vh-(vdata1-vth))，而在obs2期间驱动晶体管上的vsg可为(vh-(vdata2-vth))，其中vdata1不等于vdata2。如果vdata1≠vdata2，则刷新帧和垂直消隐帧之间的开态偏置应力
电压将不同，这仍可导致明显的闪烁和/或低灰度的光学响应。
101.为了补偿obs2和obs2'之间数据信号的任何潜在失配，基于行的初始化电压vdini(n)可被动态地调节至略微不同的电压电平和/或阳极重置电压var可当在刷新帧和垂直消隐帧之间转换时被动态调谐至略微不同的电压电平。图13是示出可如何动态调节电压vdini(n)和/或var以匹配刷新和垂直消隐周期期间的开态偏置应力的时序图。如图13所示，初始化电压vdini(n)可在刷新帧的obs2期间从vl升高到vh，但可在垂直消隐帧的obs2'期间从vl升高到vh'。vh差(即，vh'-vh)可以等于(vdata2-vdata1)以帮助补偿数据信号的任何失配，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。
102.如果需要，也可调谐阳极重置电压var以帮助减少刷新和垂直消隐周期之间的任何失配。如图13所示，阳极重置电压var可从刷新帧期间的标称电压电平var_nom调谐到垂直消隐帧期间的经调节电压电平var_adj。var差(即，var_adj-var_nom)可为用于帮助补偿像素22内任何操作失配的任何合适的电压增量，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。与作为基于行的信号的初始化电压vdini(n)不同，阳极重置电压var可为基于子帧的信号(例如，var无需以每行为基础进行调节，但可在从刷新帧切换到垂直消隐帧时进行调节)。阳极重置电压var的基于子帧的调谐可通过其自身执行(而不将初始化电压升高至vh')或结合将初始化电压升高至vh'来执行以使不期望的显示伪影最小化并优化显示性能。
103.图14a是示出图10所示类型的显示器像素可如何被配置为支持外部电流感测操作的图示。图14b是示出用于执行此类外部电流感测操作的相关行控制信号的行为的时序图。如图14b所示，扫描控制sc3(n)可被脉冲为低以执行初始化阶段，并且扫描控制信号sc2(n)于是可被脉冲为低以执行vth取样和数据编程阶段。在某个稍后时间(例如，当显示器被关闭/空闲时，或在用户没有正在查看显示器的某个其他时间期间)，控制信号sc3(n)和sc2(n)两者被同时断言，而sc1(n)被取消断言以执行电流感测操作。
104.重新参见图14a，电流感测阶段期间的低sc1(n)关断晶体管toxide，而低sc3(n)和低sc2(n)将分别接通晶体管tdata和tini1。发射控制信号em(n)在此时间期间应被取消断言，这去激活晶体管tem1和tem2。通过这种方式配置，感测电流可从数据线310通过晶体管tdata、tdrive和tini1流到初始化线308'上，如通过感测电流路径1400所指示。在电流感测操作期间，初始化电压vdini(n)应被设定为低电压vl。电流1400可利用感测电路25(参见图2)来测量，以生成被存储在存储电路29中的补偿数据。如上所述，经由电流感测的外部vth补偿结合像素内vth消除可帮助最小化与驱动晶体管的阈值电压相关联的任何不期望的tft效应，这帮助在显示器的寿命期间维持一致的亮度水平。
105.图13的示例仅是例示性的，其中三个分开的开态偏置应力阶段(例如，obs1、ob2和obs3)在发射阶段之前执行。图15示出另一合适的操作方法，其中obs1被移除。如图15所示，仅两个分开的开态偏置应力阶段(例如，obs2和obs3)在发射阶段之前被执行。因此，扫描控制信号sc2(n)在每个刷新帧期间(即，在obs3期间)只需被脉冲一次。需注意，通过移除obs1，sc3(n)中的前导脉冲也可被移除(将图13与图15进行比较)，这允许obs2紧跟在发射阶段之后执行。以这种方式操作显示器就消除了执行obs2的需要，这可帮助节省功率并改善性能。显示器操作的其余部分类似于图13中所示，并且不需要再详细描述。如果需要，可
动态调节电压vdini(n)和var以帮助补偿数据信号中的任何失配，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。
106.图16是示出用于操作图10所示类型的显示器像素电路22的另一合适方式的时序图。如图16所示，时间t6之前的操作在活动/刷新周期期间执行，而时间t6之后的操作在消隐周期期间执行。在时间t1，发射信号em可被取消断言(例如，被驱动为高)以开始活动数据刷新周期。在周期δt2期间，可通过选择性地对信号sc3(n)和sc3(n+1)脉冲以及动态地将vdini(n)从低电压电平v
ini_l
调节至高电压电平v
ini_h
来执行前开态偏置应力阶段(前obs)。断言信号sc3(n)将接通晶体管tini以将v
ini_h
施加到驱动晶体管的漏极端子，而断言信号sc3(n+3)将接通晶体管tar以执行oled的阳极重置。
107.在周期δt3期间，初始化阶段可通过在将信号sc3(n)和sc3(n+1)脉冲为低时将信号sc1脉冲为高来执行。电压vdini回到v
ini_l
电平。将信号sc1驱动为高将接通n沟道半导体氧化物晶体管toxide。将信号sc3(n)驱动为低将接通晶体管tini以将v
ini_l
施加到驱动晶体管的漏极端子，而将信号sc3(n+3)驱动为高将接通晶体管tar以再次执行oled上的阳极重置。
108.在周期δt4期间，数据编程/取样阶段可通过在信号sc1仍为高时以及在信号sc3(n)和sc3(n+1)保持取消断言时将信号sc2脉冲为低来执行。将信号sc2驱动为低将接通晶体管tdata以将期望的数据信号加载到驱动晶体管的源极端子上，而晶体管toxide保持导通以允许驱动晶体管的阈值电压vth的取样。
109.在周期δt5期间，可通过在vdini(n)被调节至v
ini_h
时选择性地对信号sc3(n)和sc3(n+1)脉冲来执行后开态偏置应力阶段(后obs)。断言信号sc3(n)将接通晶体管tini以再次将v
ini_h
施加到驱动晶体管的漏极端子，而断言信号sc3(n+3)将接通晶体管tar以再次执行oled处的阳极重置。
110.如果需要，可在时间t6调节阳极重置电压var以帮助减少活动和消隐周期之间的任何失配。时间t6处var的电压改变可为用于帮助补偿像素22内任何操作失配的任何合适的电压增量，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。在时间t7，发射信号em可被取消断言(例如，被驱动为高)以开始消隐周期。在消隐周期期间，数据线上的数据信号可被置放在某个预定电压电平vpark以帮助降低动态功率消耗。如果需要，v
ini_h
和var在活动和消隐周期之间可以不同。如果需要，v
ini_h
、var和vpark在不同消隐周期之间也可以不同。
111.需注意，活动帧中在δt2期间的前obs阶段和在δt5期间的后obs阶段将在消隐帧中添加在δt8期间的第一附加后obs阶段和在δt9期间的第二附加后obs阶段。在消隐周期期间，信号sc3(n+1)的脉冲也将用于利用经调节的var电压执行至少三个对应的阳极重置。结合图16例示的驱动方案可(例如)利用像素阵列的每一侧上的四个栅极驱动器来实现，其中sc2、em、vdini和sc3(n+1)信号驱动器形成在阵列的第一侧上，并且其中sc1、sc2、sc3、vdini信号驱动器形成在阵列的第二侧上，这相当于总共五个栅极驱动器。
112.图17a示出了显示器像素22的另一合适的具体实施。图17a的像素结构类似于图10的像素结构，不同的是初始化晶体管tini现在耦接到驱动晶体管的栅极，并且附加的专用开态偏置应力晶体管tobs连接至驱动晶体管的源极端子。具体地讲，晶体管tini可被实现为n沟道半导体氧化物晶体管，其具有连接到驱动晶体管的栅极端子的第一源极-漏极端
子、被配置为接收第四扫描控制信号sc4的栅极端子、以及连接到在上面提供初始化电压vini的初始化线的第二源极-漏极端子。晶体管tobs可被实现为p沟道硅晶体管，其具有连接到驱动晶体管的源极端子的第一源极-漏极端子、被配置为接收第三扫描控制信号sc3(与晶体管tar共享)的栅极端子、以及连接到在上面提供开态偏置应力电压vobs的开态偏置应力线的第二源极-漏极端子。开态偏置应力电压vobs可被设定为可施加到驱动晶体管使得所取样的vth将尽可能接近地对应于所期望的vdata的某种预先确定或合适的电压电平。
113.图17a的示例仅仅是例示性的，其中晶体管toxide和tini是利用n型半导体氧化物晶体管来实施，而其余的晶体管是利用p型硅晶体管来实施。如果需要，晶体管toxide和tini可另选地被实施为p型半导体氧化物晶体管；其他晶体管tem1、tem2、tdrive、tdata、tar和/或tobs中的任何一者或多者可被实施为n型或p型半导体氧化物晶体管或n型硅晶体管；像素22可包括多于八个或少于八个晶体管；像素22可包括不止一个电容器，等等。
114.图17b是示出图17a所示像素22的操作的时序图。如图17a所示，时间t6之前的操作在活动/刷新周期期间执行，而时间t6之后的操作在消隐周期期间执行。在时间t1，发射信号em可被取消断言(例如，被驱动为高)以开始活动数据刷新周期。在周期δt2期间，前开态偏置应力阶段(前obs)可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled的阳极重置。
115.在周期δt3期间，初始化阶段可通过在其他信号被取消断言时将信号sc4脉冲为高来执行。将信号sc4驱动为高将接通n沟道半导体氧化物晶体管tini以将初始化电压vini施加到驱动晶体管的栅极端子。信号sc3此时为高，因此没有阳极重置将在δt3期间执行。
116.在周期δt4期间，数据编程/取样阶段可通过在信号sc1仍为高时以及在信号sc3(n)和sc4被取消断言时将信号sc2脉冲为低来执行。将信号sc2驱动为低将接通晶体管tdata以将期望的数据信号加载到驱动晶体管的源极端子上，而晶体管toxide保持导通以允许驱动晶体管的阈值电压vth的取样。
117.在周期δt5期间，后开态偏置应力阶段(后obs)可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将再次接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled处的阳极重置。
118.如果需要，可在时间t6调节阳极重置电压var和开态偏置应力电压vobs以帮助减少活动和消隐周期之间的任何失配。时间t6处var和vobs的电压改变可为用于帮助补偿像素22内任何操作失配的任何合适的电压增量，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。在时间t7，发射信号em可被取消断言(例如，被驱动为高)以开始消隐周期。在消隐周期期间，数据线上的数据信号可被置放在某个预定电压电平vpark以帮助降低动态功率消耗。如果需要，vobs和var在活动和消隐周期之间可以不同。如果需要，vobs、var和vpark在不同消隐周期之间也可以不同。
119.需注意，活动帧中在δt2期间的前obs/阳极重置(ar)阶段和在δt5期间的后obs/阳极重置阶段将在消隐帧中添加在δt8期间的第一附加后obs/ar阶段和在δt9期间的第二附加后obs/ar阶段。在消隐周期期间，信号sc3的脉冲将用于利用经调节的var电压执行至少两个对应的阳极重置。结合图17a/b例示的驱动方案可(例如)利用像素阵列的每一侧
上的三个栅极驱动器来实现，其中sc1、sc2、和em信号驱动器形成在阵列的第一侧上，并且其中sc2、sc3、和sc4信号驱动器形成在阵列的第二侧上，这相当于总共五个栅极驱动器。
120.图18a示出了显示器像素22的另一合适的具体实施。图18a的像素结构类似于图17a的像素结构，不同在于，初始化晶体管tini现在由sc1(n-2)控制，这是来自上面两行的sc1信号。类似于图17a的示例，图18a的晶体管tini可被实现为n沟道半导体氧化物晶体管。图18a的示例仅仅是例示性的，其中晶体管toxide和tini是利用n型半导体氧化物晶体管来实施，而其余的晶体管是利用p型硅晶体管来实施。如果需要，晶体管toxide和tini可另选地被实施为p型半导体氧化物晶体管；其他晶体管tem1、tem2、tdrive、tdata、tar和/或tobs中的任何一者或多者可被实施为n型或p型半导体氧化物晶体管或n型硅晶体管；像素22可包括多于八个或少于八个晶体管；像素22可包括不止一个电容器，等等。
121.图18b是示出图18a所示像素22的操作的时序图。如图18a所示，时间t6之前的操作在活动/刷新周期期间执行，而时间t6之后的操作在消隐周期期间执行。在时间t1，发射信号em可被取消断言(例如，被驱动为高)以开始活动周期。在周期δt2期间，前obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled的阳极重置。
122.在周期δt3期间，初始化阶段可通过在其他信号被取消断言时将信号sc1(n-2)脉冲为高来执行。将信号sc1(n-2)驱动为高将接通n沟道半导体氧化物晶体管tini以将初始化电压vini施加到驱动晶体管的栅极端子。信号sc3此时为高，因此没有阳极重置将在δt3期间执行。
123.在周期δt4期间，数据编程/取样阶段可通过在信号sc1(n)仍为高时以及在信号sc3和sc1(n-2)被取消断言时将信号sc2脉冲为低来执行。将信号sc2驱动为低将接通晶体管tdata以将期望的数据信号加载到驱动晶体管的源极端子上，而晶体管toxide保持导通以允许驱动晶体管的阈值电压vth的取样。
124.在周期δt5期间，后obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将再次接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled处的阳极重置。
125.如果需要，可在时间t6调节阳极重置电压var和开态偏置应力电压vobs以帮助减少活动和消隐周期之间的任何失配。时间t6处var和vobs的电压改变可为用于帮助补偿像素22内任何操作失配的任何合适的电压增量，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。在时间t7，发射信号em可被取消断言(例如，被驱动为高)以开始消隐周期。在消隐周期期间，数据线上的数据信号可被置放在某个预定电压电平vpark以帮助降低动态功率消耗。如果需要，vobs和var在活动和消隐周期之间可以不同。如果需要，vobs、var和vpark在不同消隐周期之间也可以不同。
126.需注意，活动帧中在δt2期间的前obs/ar阶段和在δt5期间的后obs/ar阶段将在消隐帧中添加在δt8期间的第一附加后obs/ar阶段和在δt9期间的第二附加后obs/ar阶段。在消隐周期期间，信号sc3的脉冲将用于利用经调节的var电压执行至少两个对应的阳极重置。结合图18a/b例示的驱动方案可(例如)利用像素阵列的每一侧上的三个栅极驱动器来实现，其中sc1、sc2、和sc3信号驱动器形成在阵列的第一侧上，并且其中sc1、sc2、和em信号驱动器形成在阵列的第二侧上，这相当于总共仅四个栅极驱动器。
127.图19a示出了显示器像素22的另外一个合适的具体实施。图19a的像素结构类似于图18a的像素结构，不同在于，初始化晶体管tini现在耦接到驱动晶体管的漏极端子。具体地讲，晶体管tini可具有连接到驱动晶体管的漏极端子的第一源极-漏极端子、被配置为接收第四扫描控制信号sc4的栅极端子、以及连接到在上面提供初始化电压vini的初始化线的第二源极-漏极端子。不同于图18a的示例，图19a的晶体管tini可被实现为p沟道硅晶体管。图19a的示例仅仅是例示性的，其中仅晶体管toxide是利用n型半导体氧化物晶体管来实施，而其余的晶体管是利用p型硅晶体管来实施。如果需要，晶体管toxide可另选地被实施为p型半导体氧化物晶体管，晶体管tini可被实施为n型或p型半导体氧化物晶体管；其他晶体管tem1、tem2、tdrive、tdata、tar和/或tobs中的任何一者或多者可被实施为n型或p型半导体氧化物晶体管或n型硅晶体管；像素22可包括多于八个或少于八个晶体管；像素22可包括不止一个电容器，等等。
128.图19b是示出图19a所示像素22的操作的时序图。如图19a所示，时间t6之前的操作在活动/刷新周期期间执行，而时间t6之后的操作在消隐周期期间执行。在时间t1，发射信号em可被取消断言(例如，被驱动为高)以开始活动周期。在周期δt2期间，前obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled的阳极重置。
129.在周期δt3期间，初始化阶段可通过在信号sc1为高时将信号sc4脉冲为低来执行。将信号sc4驱动为低将接通p沟道硅晶体管tini以将初始化电压vini施加到驱动晶体管的漏极端子。信号sc3此时为高，因此没有阳极重置将在δt3期间执行。
130.在周期δt4期间，数据编程/取样阶段可通过在信号sc1仍为高时以及在信号sc3和sc4被取消断言时将信号sc2脉冲为低来执行。将信号sc2驱动为低将接通晶体管tdata以将期望的数据信号加载到驱动晶体管的源极端子上，而晶体管toxide保持导通(由于sc1为高)以允许驱动晶体管的阈值电压vth的取样。
131.在周期δt5期间，后obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将再次接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled处的阳极重置。
132.如果需要，可在时间t6调节阳极重置电压var和开态偏置应力电压vobs以帮助减少活动和消隐周期之间的任何失配。时间t6处var和vobs的电压改变可为用于帮助补偿像素22内任何操作失配的任何合适的电压增量，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。在时间t7，发射信号em可被取消断言(例如，被驱动为高)以开始消隐周期。在消隐周期期间，数据线上的数据信号可被置放在某个预定电压电平vpark以帮助降低动态功率消耗。如果需要，vobs和var在活动和消隐周期之间可以不同。如果需要，vobs、var和vpark在不同消隐周期之间也可以不同。
133.需注意，活动帧中在δt2期间的前obs/ar阶段和在δt5期间的后obs/ar阶段将在消隐帧中添加在δt8期间的第一附加后obs/ar阶段和在δt9期间的第二附加后obs/ar阶段。在消隐周期期间，信号sc3的脉冲将用于利用经调节的var电压执行至少两个对应的阳极重置。结合图19a/b例示的驱动方案可(例如)利用像素阵列的每一侧上的三个栅极驱动器来实现，其中sc2、sc3、和sc4信号驱动器形成在阵列的第一侧上，并且其中sc1、sc2、和em信号驱动器形成在阵列的第二侧上，这相当于总共五个栅极驱动器。
134.图20a示出了显示器像素22的另外一个合适的具体实施。图20a的像素结构类似于图19a的像素结构，不同在于，初始化晶体管tini现在由sc2(n-1)控制，来自上一行的sc2信号。图20b是示出图20a所示像素22的操作的时序图。如图20a所示，时间t6之前的操作在活动/刷新周期期间执行，而时间t6之后的操作在消隐周期期间执行。在时间t1，发射信号em可被取消断言(例如，被驱动为高)以开始活动周期。在周期δt2期间，前obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled的阳极重置。
135.在周期δt3期间，初始化阶段可通过在信号sc1为高时将信号sc2(n-1)脉冲为低来执行。将信号sc2(n-1)驱动为低将接通p沟道硅晶体管tini以将初始化电压vini施加到驱动晶体管的漏极端子。信号sc3此时为高，因此没有阳极重置将在δt3期间执行。
136.在周期δt4期间，数据编程/取样阶段可通过在信号sc1仍为高时以及在信号sc3和sc2(n-1)被取消断言时将信号sc2(n)脉冲为低来执行。将信号sc2(n)驱动为低将接通晶体管tdata以将期望的数据信号加载到驱动晶体管的源极端子上，而晶体管toxide保持导通(由于sc1为高)以允许驱动晶体管的阈值电压vth的取样。
137.在周期δt5期间，后obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将再次接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled处的阳极重置。
138.如果需要，可在时间t6调节阳极重置电压var和开态偏置应力电压vobs以帮助减少活动和消隐周期之间的任何失配。时间t6处var和vobs的电压改变可为用于帮助补偿像素22内任何操作失配的任何合适的电压增量，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。在时间t7，发射信号em可被取消断言(例如，被驱动为高)以开始消隐周期。在消隐周期期间，数据线上的数据信号可被置放在某个预定电压电平vpark以帮助降低动态功率消耗。如果需要，vobs和var在活动和消隐周期之间可以不同。如果需要，vobs、var和vpark在不同消隐周期之间也可以不同。
139.需注意，活动帧中在δt2期间的前obs/ar阶段和在δt5期间的后obs/ar阶段将在消隐帧中添加在δt8期间的第一附加后obs/ar阶段和在δt9期间的第二附加后obs/ar阶段。结合图20a/b例示的驱动方案可(例如)利用像素阵列的每一侧上的三个栅极驱动器来实现，其中sc1、sc2、和sc3信号驱动器形成在阵列的第一侧上，并且其中sc1、sc2、和em信号驱动器形成在阵列的第二侧上，这相当于总共四个栅极驱动器。
140.图21a示出了显示器像素22的另外一个合适的具体实施。图21a的像素结构类似于图19a的像素结构，不同在于，初始化晶体管tini现在由sc3(n-7)控制，来自上面七行的sc3信号。图21b是示出图21a所示像素22的操作的时序图。如图21a所示，时间t6之前的操作在活动/刷新周期期间执行，而时间t6之后的操作在消隐周期期间执行。在时间t1，发射信号em可被取消断言(例如，被驱动为高)以开始活动周期。在周期δt2期间，前obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled的阳极重置。
141.在周期δt3期间，初始化阶段可通过在信号sc1为高时将信号sc3(n-7)脉冲为低来执行。将信号sc3(n-7)驱动为低将接通p沟道硅晶体管tini以将初始化电压vini施加到驱动晶体管的漏极端子。信号sc3此时为高，因此没有阳极重置将在δt3期间执行。
142.在周期δt4期间，数据编程/取样阶段可通过在信号sc1仍为高时以及在信号sc3和sc3(n-7)被取消断言时通过将信号sc2(n)脉冲为低来执行。将信号sc2(n)驱动为低将接通晶体管tdata以将期望的数据信号加载到驱动晶体管的源极端子上，而晶体管toxide保持导通(由于sc1为高)以允许驱动晶体管的阈值电压vth的取样。
143.在周期δt5期间，后obs/ar阶段可通过选择性地对信号sc3(n)脉冲来执行。断言信号sc3(n)将再次接通晶体管tobs以将vobs施加到驱动晶体管的源极端子，并且也将接通晶体管tar以执行oled处的阳极重置。
144.如果需要，可在时间t6调节阳极重置电压var和开态偏置应力电压vobs以帮助减少活动和消隐周期之间的任何失配。时间t6处var和vobs的电压改变可为用于帮助补偿像素22内任何操作失配的任何合适的电压增量，由此在刷新和垂直消隐帧之间切换时闭合任何不期望的亮度间隙以及消除任何残余闪烁。在时间t7，发射信号em可被取消断言(例如，被驱动为高)以开始消隐周期。在消隐周期期间，数据线上的数据信号可被置放在某个预定电压电平vpark以帮助降低动态功率消耗。如果需要，vobs和var在活动和消隐周期之间可以不同。如果需要，vobs、var和vpark在不同消隐周期之间也可以不同。
145.需注意，活动帧中在δt2期间的前obs/ar阶段和在δt5期间的后obs/ar阶段将在消隐帧中添加在δt8期间的第一附加后obs/ar阶段和在δt9期间的第二附加后obs/ar阶段。结合图21a/b例示的驱动方案可(例如)利用像素阵列的每一侧上的三个栅极驱动器来实现，其中sc1、sc2、和sc3信号驱动器形成在阵列的第一侧上，并且其中sc1、sc2、和em信号驱动器形成在阵列的第二侧上，这相当于总共四个栅极驱动器。
146.描述可操作以支持像素内vth消除和外部电流感测的显示器像素22的图1-21的实施方案仅是例示性的，并非旨在限制本公开实施方案的范围。一般来讲，像素22可被修改以包括多于七个或少于七个薄膜晶体管并且可包括更多或更少的电容器。像素晶体管中任意者的极性可翻转(例如，p型晶体管相反可利用n型晶体管来实施，反之亦然)。每行可使用不止一个发射控制信号(例如，晶体管tem1可利用第一发射信号em1来控制，而晶体管tem2可利用分开的第二发射信号em2来控制)。每行可使用多于两个或少于两个扫描控制信号，其中每个扫描控制信号可任选地在两个或更多个相邻行的显示器像素之间共享。如果需要，可采用在高刷新率或低刷新率显示中实施开态偏置应力的其他方式，以减轻滞后的影响并最小化闪烁。
147.根据一个实施方案，提供了一种显示器像素，所述显示器像素包括：具有栅极端子、源极端子和漏极端子的驱动晶体管；耦接在所述驱动晶体管的所述栅极端子和所述漏极端子上的半导体氧化物晶体管；连接到所述驱动晶体管的所述栅极端子的存储电容器；连接到所述驱动晶体管的所述源极端子的数据加载晶体管；与所述驱动晶体管串联耦接的发光二极管，所述发光二极管包括阳极端子和阴极端子；和连接到所述发光二极管的所述阳极端子的阳极重置晶体管。
148.根据另一实施方案，所述显示器像素包括连接到所述驱动晶体管的所述漏极端子的初始化晶体管。
149.根据另一实施方案，所述显示器像素包括耦接在所述初始化晶体管和所述阳极重置晶体管之间的发射晶体管。
150.根据另一实施方案，所述阳极重置晶体管被配置为接收可动态调节的阳极重置电
压，并且所述初始化晶体管被配置为接收可动态调节的初始化电压。
151.根据另一实施方案，所述显示器像素包括连接到所述驱动晶体管的所述栅极端子的附加半导体氧化物晶体管。
152.根据另一实施方案，所述半导体氧化物晶体管被配置为接收旨在用于显示器像素阵列的给定行中的所述显示器像素的栅极驱动器信号，并且所述附加半导体氧化物晶体管被配置为接收旨在用于所述显示器像素阵列中所述给定行之前的另一行中的其他显示器像素的栅极驱动器信号。
153.根据一个实施方案，提供了一种显示器像素，所述显示器像素包括：具有阳极和阴极的有机发光二极管；与所述有机发光二极管串联耦接的驱动晶体管，所述驱动晶体管具有漏极端子、栅极端子和源极端子，并且所述驱动晶体管是p型硅晶体管；耦接在所述驱动晶体管的所述源极端子和所述漏极端子之间的半导体氧化物晶体管，所述半导体氧化物晶体管与所述驱动晶体管相比呈现更低的泄露；以及耦接在所述驱动晶体管的所述源极端子和数据线之间的数据加载晶体管，所述数据加载晶体管在所述半导体氧化物晶体管导通时被激活以执行后面跟有阈值电压取样和数据写入阶段的第一开态偏置应力阶段，并且所述数据加载晶体管被配置为在所述第一开态偏置应力阶段期间将数据电压至少部分地施加到所述驱动晶体管上。
154.根据另一实施方案，所述显示器像素包括初始化线、耦接在所述驱动晶体管的所述漏极端子和所述初始化线之间的初始化晶体管，在所述初始化线上提供初始化电压，所述初始化电压能动态地调节。
155.根据另一实施方案，所述初始化晶体管在所述阈值电压取样和数据写入阶段之后被接通以执行第二开态偏置应力阶段，并且所述初始化电压在所述第二开态偏置应力阶段的至少一部分期间被动态地从低电压电平升高到高电压电平。
156.根据另一实施方案，所述显示器像素包括与所述驱动晶体管和所述有机发光二极管串联耦接的第一和第二发射晶体管，所述第一和第二发射晶体管在所述第二开态偏置应力阶段之后的发射阶段期间被接通。
157.根据另一实施方案，所述数据加载晶体管在所述半导体氧化物晶体管导通时被激活以执行后面跟有附加阈值电压取样和数据写入阶段的第三开态偏置应力阶段，并且所述第二开态偏置应力阶段和所述附加阈值电压取样和数据写入阶段发生在所述第二开态偏置应力阶段之后以及所述发射阶段之前。
158.根据另一实施方案，所述第二开态偏置应力阶段比所述第一开态偏置应力阶段和所述第三开态偏置应力阶段长。
159.根据另一实施方案，所述第一开态偏置应力阶段、所述第二开态偏置应力阶段和所述第三开态偏置应力阶段在刷新帧期间执行，并且所述初始化晶体管在垂直消隐帧期间被接通以执行与所述第二开态偏置应力阶段匹配的第四开态偏置应力阶段以减少闪烁。
160.根据另一实施方案，所述初始化电压在所述第四开态偏置应力阶段的至少一部分期间被动态地从所述低电压电平升高到所述高电压电平。
161.根据另一实施方案，所述初始化电压在所述第四开态偏置应力阶段的至少一部分期间被动态地从所述低电压电平升高至与所述高电压电平不同的另一电压电平，以帮助在所述第二开态偏置应力阶段和所述第四开态偏置应力阶段之间匹配应力量。
162.根据另一实施方案，所述显示器像素包括耦接在所述有机发光二极管的所述阳极和阳极重置线之间的阳极重置晶体管，在所述阳极重置线上提供阳极重置电压，所述阳极重置电压在所述刷新帧期间呈现第一电压电平并且在所述垂直消隐帧期间被动态地调节到不同于所述第一电压电平的第二电压电平。
163.根据另一实施方案，所述初始化晶体管、所述第一和第二发射晶体管、数据加载晶体管和阳极重置晶体管全部为p型硅晶体管。
164.根据另一实施方案，所述初始化晶体管和所述数据加载晶体管被接通以执行外部电流感测操作，以帮助补偿所述显示器像素内的晶体管老化效应。
165.根据一个实施方案，提供了一种操作显示器像素的方法，所述显示器像素包括发光二极管和与所述发光二极管串联耦接的驱动晶体管，所述方法包括接通耦接在所述驱动晶体管的栅极端子和漏极端子之间的半导体氧化物晶体管，所述半导体氧化物晶体管与所述驱动晶体管相比呈现更低的泄漏；以及在所述半导体氧化物晶体管导通时，激活耦接在所述驱动晶体管的源极端子和数据线之间的数据加载晶体管以执行第一开态偏置应力操作以将数据电压至少部分地施加到所述驱动晶体管上，所述第一开态偏置应力操作后面自动地跟着阈值电压取样和数据写入操作，而不必接通所述显示器像素中的任何其他晶体管。
166.根据另一实施方案，所述方法包括利用耦接在所述驱动晶体管的所述漏极端子和在上面提供初始化电压的初始化线之间的初始化晶体管，将所述驱动晶体管的所述漏极端子初始化至低电压电平，在所述阈值电压取样和数据写入操作之后接通所述初始化晶体管以执行第二开态偏置应力操作，以及在所述第二开态偏置应力操作的至少一部分期间动态地将所述初始化电压从所述低电压电平升高至高电压电平。
167.根据另一实施方案，所述方法包括：在发射阶段期间，接通与所述驱动晶体管和所述发光二极管串联耦接的发射晶体管。
168.根据另一实施方案，所述第一开态偏置应力操作和所述第二开态偏置应力操作在刷新周期期间执行，包括在垂直消隐周期期间接通所述初始化晶体管以执行与所述第二开态偏置应力操作匹配的第三开态偏置应力操作以减少闪烁。
169.根据另一实施方案，所述方法包括在所述第三开态偏置应力阶段的至少一部分期间动态地将所述初始化电压从所述低电压电平升高至与所述高电压电平不同的另一电压电平，以帮助在所述第二开态偏置应力阶段和所述第三开态偏置应力阶段之间匹配应力量。
170.根据另一实施方案，所述方法包括：利用耦接到所述发光二极管的阳极重置晶体管，在所述刷新周期期间向所述显示器像素供应第一电压电平，并且在所述垂直消隐周期期间向所述显示器像素供应不同于所述第一电压电平的第二电压电平。
171.根据另一实施方案，所述方法包括：在所述阈值电压取样和数据写入操作之前接通所述初始化晶体管以执行第三开态偏置应力操作，以及在所述第三开态偏置应力操作的至少一部分期间动态地将所述初始化电压从所述低电压电平升高至所述高电压电平。
172.根据另一实施方案，所述阈值电压取样帮助实现像素内阈值电压消除，除了所述像素内阈值电压消除之外，所述方法还包括接通所述数据加载晶体管和所述初始化晶体管以执行外部阈值电压补偿。
173.前文仅为例示性的，并且在不脱离所述实施方案的范围和实质的情况下，本领域的技术人员可作出各种修改。前述实施方案可独立实施或可以任意组合实施。
技术特征：1.一种显示器像素，包括：发光二极管，所述发光二极管包括阳极端子和阴极端子；驱动晶体管，所述驱动晶体管具有栅极端子、耦接到电源线的第一源极-漏极端子、和耦接到所述发光二极管的所述阳极端子的第二源极-漏极端子；半导体氧化物晶体管，所述半导体氧化物晶体管耦接在所述驱动晶体管的所述栅极端子和所述第二源极-漏极端子之间；以及初始化晶体管，所述初始化晶体管具有栅极端子、耦接到所述驱动晶体管的所述第二源极-漏极端子的第一源极-漏极端子、和配置用于接收能动态调节的初始化电压的第二源极-漏极端子。2.根据权利要求1所述的显示器像素，其中，所述初始化晶体管的所述第一源极-漏极端子直接耦接到所述驱动晶体管的所述第二源极-漏极端子。3.根据权利要求1所述的显示器像素，还包括：阳极重置晶体管，所述阳极重置晶体管具有耦接到所述发光二极管的所述阳极端子的第一源极-漏极端子和配置用于接收阳极重置电压的第二源极-漏极端子。4.根据权利要求1所述的显示器像素，还包括：阳极重置晶体管，所述阳极重置晶体管具有耦接到所述发光二极管的所述阳极端子的第一源极-漏极端子和配置用于接收固定重置电压的第二源极-漏极端子。5.根据权利要求3所述的显示器像素，还包括：数据加载晶体管，所述数据加载晶体管具有栅极端子、耦接到所述驱动晶体管的所述第一源极-漏极端子的第一源极-漏极端子、和耦接到数据线的第二源极-漏极端子。6.根据权利要求5所述的显示器像素，其中：所述半导体氧化物晶体管的所述栅极端子被配置为接收第一扫描信号；所述数据加载晶体管的所述栅极端子被配置为接收第二扫描信号；以及所述初始化晶体管的所述栅极端子被配置为接收第三扫描信号。7.根据权利要求6所述的显示器像素，其中，所述阳极重置晶体管的所述栅极端子被配置为接收附加扫描信号，所述附加扫描信号是所述第三扫描信号的延迟版本。8.根据权利要求5所述的显示器像素，其中：第一发射晶体管，所述第一发射晶体管具有栅极端子、耦接到所述电源线的第一源极-漏极端子、和耦接到所述驱动晶体管的所述第一源极-漏极端子的第二源极-漏极端子；以及第二发射晶体管，所述第二发射晶体管具有栅极端子、耦接到所述驱动晶体管的所述第二源极-漏极端子的第一源极-漏极端子、耦接到所述发光二极管的所述阳极端子的第二源极-漏极端子。9.根据权利要求8所述的显示器像素，其中，所述第一发射晶体管的所述栅极端子和所述第二发射晶体管的所述栅极端子被配置为接收共同的的发射信号。10.根据权利要求9所述的显示器像素，其中，所述驱动晶体管、所述初始化晶体管、所述阳极重置晶体管、所述数据加载晶体管、所述第一发射晶体管、和所述第二发射晶体管均包括硅晶体管。11.根据权利要求8所述的显示器像素，还包括：
存储电容器，所述存储电容器具有耦接到所述电源线的第一端子和耦接到所述驱动晶体管的所述栅极端子的第二端子。12.一种操作具有发光二极管、驱动晶体管、和初始化晶体管的显示器像素的方法，所述方法包括：在刷新周期期间，通过在所述初始化晶体管接收第一初始化电压时激活所述初始化晶体管以执行初始化操作；在所述刷新周期期间，通过在所述初始化晶体管接收不同于所述第一初始化电压的第二初始化电压时激活所述初始化晶体管以执行第一应力操作；以及在垂直消隐周期期间，通过在所述初始化晶体管接收不同于所述第一初始化电压的第三初始化电压时激活所述初始化晶体管以执行第二应力操作。13.根据权利要求12所述的方法，其中，所述第三初始化电压等于所述第二初始化电压。14.根据权利要求12所述的方法，其中，所述第三初始化电压不同于所述第二初始化电压。15.根据权利要求12所述的方法，还包括：在所述初始化操作之后并且在所述第一应力操作之前，通过激活所述显示器像素中的数据加载晶体管以执行阈值电压取样和数据编程操作。16.根据权利要求15所述的方法，还包括：在所述第一应力操作之后并且在所述垂直消隐周期之前，通过激活所述显示器像素中的所述数据加载晶体管以执行附加阈值电压取样和数据编程操作。17.根据权利要求12所述的方法，其中，所述显示器像素还包括阳极重置晶体管，所述方法还包括：在所述刷新周期期间，使用所述阳极重置晶体管以接收第一重置电压；以及在所述垂直消隐周期期间，使用所述阳极重置晶体管以接收不同于所述第一重置电压的第二重置电压。18.一种显示器像素，包括：发光二极管，所述发光二极管包括阳极端子和阴极端子；驱动晶体管，所述驱动晶体管具有栅极端子、耦接到电源线的第一源极-漏极端子、和耦接到所述发光二极管的所述阳极端子的第二源极-漏极端子；第一发射晶体管，所述第一发射晶体管耦接在所述电源线和所述驱动晶体管的所述第一源极-漏极端子之间；第二发射晶体管，所述第二发射晶体管耦接在所述驱动晶体管的所述第二源极-漏极端子和所述阳极端子之间；以及初始化晶体管，所述初始化晶体管直接耦接到所述驱动晶体管的所述第二源极-漏极端子和所述第二发射晶体管之间的节点。19.根据权利要求18所述的显示器像素，其中，所述初始化晶体管被配置为接收能动态调节的初始化电压。20.根据权利要求18所述的显示器像素，还包括：阳极重置晶体管，所述阳极重置晶体管被直接耦接到所述阳极端子，并被配置为接收
固定重置电压。21.根据权利要求18所述的显示器像素，还包括：阳极重置晶体管，所述阳极重置晶体管被直接耦接到所述阳极端子，并被配置为接收能动态调节的重置电压。22.一种显示器像素，包括：发光二极管，所述发光二极管包括阳极和阴极；驱动晶体管，所述驱动晶体管具有栅极端子、耦接到电源线的第一源极-漏极端子、和耦接到所述阳极的第二源极-漏极端子；半导体氧化物晶体管，所述半导体氧化物晶体管具有耦接到所述驱动晶体管的所述栅极端子的第一源极-漏极端子、耦接到所述驱动晶体管的所述第二源极-漏极端子的第二源极-漏极端子、和配置用于接收第一扫描信号的栅极端子；数据加载晶体管，所述数据加载晶体管具有耦接到数据线的第一源极-漏极端子、耦接到所述驱动晶体管的所述第一源极-漏极端子的第二源极-漏极端子、和配置用于接收第二扫描信号的栅极端子；第一初始化晶体管，所述第一初始化晶体管具有耦接到初始化线的第一源极-漏极端子、耦接到所述驱动晶体管的所述第二源极-漏极端子的第二源极-漏极端子、和配置用于接收附加扫描信号的栅极端子；以及第二初始化晶体管，所述第二初始化晶体管具有耦接到所述初始化线的第一源极-漏极端子、耦接到所述阳极的第二源极-漏极端子、和配置用于接收所述附加扫描信号的栅极端子。23.根据权利要求22所述的显示器像素，还包括：存储电容器，所述存储电容器具有耦接到所述电源线的第一端子和耦接到所述驱动晶体管的所述栅极端子的第二端子；第一发射晶体管，所述第一发射晶体管具有耦接到所述电源线的第一源极-漏极端子、耦接到所述驱动晶体管的所述第一源极-漏极端子的第二源极-漏极端子、和配置用于接收发射信号的栅极端子；以及第二发射晶体管，所述第二发射晶体管具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第一源极-漏极端子、耦接到所述阳极的第二源极-漏极端子、和配置用于接收所述发射信号的栅极端子。24.根据权利要求22所述的显示器像素，其中，所述第二扫描信号在视频帧期间被多次断言以在所述第一信号被断言并且所述附加扫描信号被取消断言时执行多个连续开态偏置应力操作。25.一种显示器像素，包括：发光二极管，所述发光二极管包括阳极和阴极；驱动晶体管，所述驱动晶体管具有栅极端子、耦接到电源线的第一源极-漏极端子、和耦接到所述阳极的第二源极-漏极端子；半导体氧化物晶体管，所述半导体氧化物晶体管具有耦接到所述驱动晶体管的所述栅极端子的第一源极-漏极端子、耦接到所述驱动晶体管的所述第二源极-漏极端子的第二源极-漏极端子、和配置用于接收第一扫描信号的栅极端子；
数据加载晶体管，所述数据加载晶体管具有耦接到数据线的第一源极-漏极端子、耦接到所述驱动晶体管的所述第一源极-漏极端子的第二源极-漏极端子、和配置用于接收第二扫描信号的栅极端子；重置晶体管，所述重置晶体管具有配置用于接收重置电压的第一源极-漏极端子、耦接到所述阳极的第二源极-漏极端子、和配置用于接收第三扫描信号的栅极端子；以及初始化晶体管，所述初始化晶体管具有耦接到初始化线的第一源极-漏极端子、耦接到所述驱动晶体管的所述第二源极-漏极端子的第二源极-漏极端子、和配置用于接收附加扫描信号的栅极端子。26.根据权利要求25所述的显示器像素，还包括：存储电容器，所述存储电容器具有耦接到所述电源线的第一端子和耦接到所述驱动晶体管的所述栅极端子的第二端子；第一发射晶体管，所述第一发射晶体管具有耦接到所述电源线的第一源极-漏极端子、耦接到所述驱动晶体管的所述第一源极-漏极端子的第二源极-漏极端子、和配置用于接收发射信号的栅极端子；以及第二发射晶体管，所述第二发射晶体管具有耦接到所述驱动晶体管的所述第二源极-漏极端子的第一源极-漏极端子、耦接到阳极的第二源极-漏极端子、和配置用于接收所述发射信号的栅极端子。偏置晶体管，所述偏置晶体管具有配置用于接收偏置电压的第一源极-漏极端子、耦接到所述驱动晶体管的所述第一源极-漏极端子的第二源极-漏极端子、和配置用于接收所述第三扫描信号的栅极端子。27.根据权利要求26所述的显示器像素，其中：所述第三扫描信号被断言以在发射周期之前执行第一阳极重置操作和第一开态偏置应力操作；所述附加扫描信号在所述第一扫描信号被断言时被断言，以在所述发射周期之前执行初始化操作；所述第二扫描信号在所述第一扫描信号被断言时被断言，以在所述发射周期之前执行取样操作；以及所述第三扫描信号被断言以在所述发射周期之前执行第二阳极重置操作和第二开态偏置应力操作。28.根据权利要求27所述的显示器像素，其中，在消隐期间，所述第三扫描信号被多次断言以执行多个附加开态偏置应力操作。29.根据权利要求28所述的显示器像素，其中：所述重置电压在所述消隐期间被调整为不同的电压电平；所述偏置电压在所述消隐期间被调整为不同的电压电平；以及所述数据线在所述消隐期间被固定在给定的电压电平。
技术总结本公开涉及具有混合像素内和外部补偿的电子显示器。提供了一种显示器像素，其可操作以支持具有像素内阈值电压消除和外部阈值电压补偿两者的混合补偿方案。显示器可包括具有至少一个n型半导体氧化物晶体管和一个存储电容器的多个p型硅晶体管。可在阈值电压取样和数据编程阶段之前执行开态偏置应力阶段，以减轻滞后并改善第一帧响应。在低刷新率显示中，可在刷新帧期间与阈值电压取样和数据编程阶段分开地执行第一附加开态偏置应力操作，并且可在垂直消隐帧期间执行第二附加开态偏置应力操作。显示器像素可被配置为接收初始化电压和阳极重置电压，这两者中的任一者可被动态地调谐以匹配第一和第二附加开态偏置应力操作的应力，以使闪烁最小化。以使闪烁最小化。以使闪烁最小化。
技术研发人员：林敬伟 小野晋也 Z
受保护的技术使用者：苹果公司
技术研发日：2020.01.10
技术公布日：2022/7/5
