1.本发明涉及先进电子封装技术领域，具体涉及一种含射频芯片的集成电路封装结构的制备方法及采用该制备方法制得的含射频芯片的集成电路封装结构。
背景技术：2.近年来，随着电子产品小型化发展的要求，封装技术不断革新，智能模组技术迅速发展。由于电子元件分布密度高，电子元件之间的线路短，同时电子元件需在很高的工作频率下工作，使来自电子产品外部或内部的电子元件之间的电磁干扰情形日益严重。为了防止电磁波的相互干扰，各种防电磁波干扰的方案应运而生。
3.传统的电磁屏蔽结构主要有两种：一种是单独的一个无线或射频模块上面加金属盖，其缺点是集成度低，体积大；另一种现有的电磁屏蔽封装模组结构，其主要工艺是包封之后在封装体上开槽、填充金属、并且以金属溅镀、喷涂或其他镀膜方式在封胶体的表面形成一电磁屏蔽层。采用这种方式的缺点在于，封装时采用混掺70-75％金属材料的环氧树脂(epoxy)填充塑封体开槽部分，然而高含量的金属难以均匀地分布于环氧树脂内，而易于沉积在封装层底部，形成金属聚集区与环氧树脂区的分层结构。
技术实现要素：4.本发明的目的在于提供一种含射频芯片的集成电路封装结构的制备方法，可以在制备线路的时候同步制得用以屏蔽射频芯片的电磁效应的屏蔽罩集成电路封装结构，简化工艺与结构，降低串扰及生产成本。
5.为达此目的，本发明采用以下技术方案：
6.一方面，提供一种含射频芯片的集成电路封装结构的制备方法，包括以下步骤：
7.s10、提供贴有临时键合胶的基板，在所述基板上制作线路结构，所述线路结构具有第一区域和第二区域；
8.其中，该基板可以为fr-4基板，尺寸不限，形状以方形为宜；
9.s20、在所述第一区域四周制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二区域四周制作若干间隔设置的导电柱；
10.其中，屏蔽壁和导电柱同步制作；
11.s30、提供至少一个第一芯片和若干第二芯片，所述第一芯片为射频芯片(rf)，将所述第一芯片贴于所述第一区域并位于所述安装槽内，将所述第二芯片贴于所述第二区域；
12.s40、对所述第一芯片、所述第二芯片、所述屏蔽壁以及所述导电柱进行塑封，形成第一塑封层；
13.s50、在所述第一塑封层上制作金属层，对该金属层进行图形化处理，形成与所述屏蔽壁上端连接并覆盖所述安装槽的屏蔽盖以及与所述铜柱上端连接的第三线路层，所述屏蔽壁和所述屏蔽盖组成屏蔽罩；
14.s60、提供若干第三芯片，将所述第三芯片贴于所述第三线路层上并电性引出。
15.上述制备方法中，第一芯片、第二芯片通过回流焊固定于线路结构的上方，实现电气连接；第三芯片通过回流焊固定于第三线路层的上方，实现电气连接。其中，回流焊的具体工艺参数为本领域常规技术手段，具体不再赘述。
16.本发明针对射频芯片在集成电路中的串扰和复杂的封装方法的问题，将线路与屏蔽罩共同制作，简化工艺与结构，降低串扰、降低成本。
17.具体地，本发明通过先制作线路结构，随后根据待封装的射频芯片及其他芯片(非射频芯片)划分封装区域，将线路结构分为用以封装射频芯片的第一区域和用以封装其他芯片的第二区域，接着同时在第一区域制作金属材质的屏蔽壁以及在第二区域制作若干间隔设置的导电柱；固定射频芯片和其他芯片后，同时在第一塑封层上制作出与屏蔽壁上端连接的屏蔽盖和与导电柱上端连接的第三线路层，从而使屏蔽壁与屏蔽盖形成一金属屏蔽罩，将射频芯片包裹，有效形成电磁屏蔽，减少了射频芯片的信号对其他芯片的串扰。
18.进一步地，在本发明的其中一个技术方案中，步骤s10具体包括以下步骤：
19.s10a、提供基板，在所述基板上贴临时键合胶；
20.s10b、在所述临时键合胶上制作第一线路层；
21.所述第一线路层即所述线路结构。
22.其中，步骤s10b具体包括以下步骤：
23.通过真空溅射在临时键合胶上制作第一种子层；
24.通过电镀在所述第一种子层上制作第一金属层；
25.在所述第一金属层上贴感光膜；
26.对所述感光膜曝光显影处理，使部分所述第一金属层外露；
27.对外露于所述感光膜的所述第一金属层和该第一金属层正下方的所述第一种子层进行刻蚀处理，然后去除残留的感光膜，制得第一线路层，所述第一线路层即所述线路结构。
28.进一步地，在本发明的另一技术方案中，步骤s10具体包括以下步骤：
29.s10a、提供基板，在所述基板上贴临时键合胶；
30.s10b、在所述临时键合胶上制作第一线路层；
31.s10c、在所述第一线路层上方制作介电层；
32.s10d、对所述介电层开孔处理，形成使部分所述第一线路层外露的孔结构；
33.s10e、在所述孔结构处制作连接柱以及在所述介电层上制作与所述连接柱连接的第二线路层；
34.其中，所述线路结构由所述第一线路层和所述第二线路层通过连接柱连接而成。
35.其中，步骤s10b具体包括以下步骤：
36.通过真空溅射在所述临时键合胶上制作第一种子层；
37.通过电镀在所述第一种子层上制作第一金属层；
38.在所述第一金属层上贴感光膜；
39.对所述感光膜曝光显影处理，使部分所述第一金属层外露；
40.对外露于所述感光膜的所述第一金属层和位于该第一金属层正下方的所述第一种子层进行刻蚀处理，去除残留的感光膜，制得第一线路层。
41.其中，步骤s10e具体包括以下步骤：
42.对所述介电层曝光显影处理，形成使部分所述第一线路层外露的孔结构；
43.通过真空溅射在所述孔结构内壁及所述介电层上制作第二种子层；
44.通过电镀往所述孔结构内填充金属，形成连接柱；以及通过电镀在所述第二种子层上制作第二金属层；
45.在所述第二金属层上贴感光膜；
46.对感光膜曝光显影处理，使部分所述第二金属层外露；
47.对外露于感光膜的所述第二金属层和位于该第二金属层正下方的所述第二种子层进行刻蚀处理，去除残留的感光膜，制得第二线路层。
48.进一步地，步骤s20具体包括以下步骤：
49.s20a、在所述第一区域四周制作围设成环形的第一铜垫以及在所述第二区域制作若干间隔设置的第二铜垫；
50.s20b、在所述第一铜垫上制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二铜垫上制作导电柱。
51.其中，第一铜垫、第二铜垫以及导电柱的制备方法与上述第一线路层的制备方法相同，具体不再赘述。
52.本发明中，步骤s50具体包括以下步骤：
53.s50a、对所述第一塑封层进行减薄处理，使所述导电柱和所述屏蔽壁的上端外露；
54.s50b、通过真空溅射在所述第一塑封层上制作第三种子层；
55.s50c、通过电镀在所述第三种子层上制作第三金属层；
56.s50d、在所述第三金属层上贴感光膜；
57.s50e、对感光膜曝光显影处理，使部分所述第三金属层外露；
58.s50f、对外露于感光膜的所述第三金属层和位于该第三金属层正下方的所述第三种子层进行刻蚀处理，去除残留的感光膜，制得与所述屏蔽壁上端连接并覆盖所述安装槽的屏蔽盖以及与所述导电柱上端连接的第三线路层，所述屏蔽壁和所述屏蔽盖组成屏蔽罩。
59.进一步地，步骤s60具体包括以下步骤：
60.s60a、提供若干第三芯片，将所述第三芯片贴于所述第三线路层上；
61.s60b、对所述第三芯片进行塑封处理，形成包覆所述屏蔽罩和所述第三芯片的第二塑封层；
62.s60c、拆键合，使所述第一线路层外露；
63.s60d、在所述第一线路层上制作阻焊层，并对所述阻焊层开孔处理，使所述第一线路层的焊盘区外露；
64.s60e、提供若干金属凸块，将所述金属凸块焊于所述第一线路层的焊盘区。
65.上述技术方案中，金属层包括但不限于铜层、铜合金层。
66.另一方面，本发明提供一种采用所述的制备方法制得的含射频芯片的集成电路封装结构，包括：
67.第一塑封层和位于所述第一塑封层一侧的线路结构，所述线路结构具有第一区域和第二区域；
68.嵌入至所述第一塑封层内且位于所述第一区域的四周的屏蔽壁，以及嵌入至所述第一塑封层内且分布于所述第二区域内的若干导电柱，所述屏蔽壁的一端与所述线路结构连接，所述导电柱的一端与所述线路结构电连接；
69.由金属层图形化而成的屏蔽盖和第三线路层，位于所述第一塑封层远离所述线路结构的一侧，所述屏蔽盖的四周与所述屏蔽壁远离所述线路结构的一端连接，所述屏蔽壁和所述屏蔽盖组成屏蔽罩，所述第三线路层与所述导电柱远离所述线路结构的一端连接；
70.封装于所述第一塑封层内的至少一个第一芯片和若干第二芯片，所述第一芯片为射频芯片，所述第一芯片位于所述屏蔽罩内并与所述线路结构电连接，所述第二芯片位于所述第二区域并与所述线路结构电连接；
71.位于所述第一塑封层远离所述线路结构一侧的第二塑封层和若干第三芯片，所述第三芯片封装于所述第二塑封层内并与所述第三线路层电连接。
72.本发明使用第一铜垫和屏蔽壁作为屏蔽金属罩的四周，制作线路层时成型一屏蔽盖，屏蔽盖和金属罩组合成金属屏蔽罩，对射频芯片进行电磁屏蔽，减少了射频芯片的信号对其他芯片的串扰。
73.本发明中，含射频芯片的集成电路封装结构还包括阻焊层和若干金属凸块，所述阻焊层位于所述线路结构远离所述第一塑封层的一侧并覆盖所述线路结构，且所述线路结构的焊盘区外露于所述阻焊层，若干所述金属凸块焊接于所述线路结构的焊盘区。通过金属凸块将电信号引出。
74.在本发明的其中一个方案中，所述线路结构为单层结构，即第一线路层。
75.具体地，该第一线路层由第一种子层和位于第一种子层上的金属铜层经图形化处理而成。
76.在本发明的另一个技术方案中，所述线路结构为双层结构。具体地，所述线路结构包括第一线路层和第二线路层，所述第一线路层和所述第二线路层之间具有延伸至所述第一线路层的图形化孔结构内的介电层，所述介电层内嵌入有连接柱，所述连接柱的一端与所述第一线路层连接，另一端与所述第二线路层连接，所述第二线路层嵌入至所述第一塑封层内并与所述第一芯片和所述第二芯片电连接，所述第二线路层的一表面与所述第一塑封层的一表面平齐；所述阻焊层位于所述第一线路层远离所述第二线路层的一侧，若干所述金属凸块焊接于所述第一线路层的焊盘区。
77.其中，第一线路层由第一种子层和位于第一种子层上的第一金属层经图形化处理而成，第二线路层由第二种子层和位于第二种子层上的第二金属层经图形化处理而成。
78.具体地，所述第一种子层具有第一图形化孔，所述第一金属层具有第二图形化孔，所述第一图形化孔与所述第二图形化孔一一对应。
79.具体地，所述第二种子层具有第三图形化孔，所述第二金属层具有第四图形化孔，所述第三图形化孔与所述第四图形化孔一一对应。
80.具体地，所述第三种子层具有第五图形化孔，所述第三金属层具有第六图形化孔，所述第五图形化孔与所述第六图形化孔一一对应。
81.上述第一种子层和第二种子层的材料均为本领域常规技术，具体不再赘述。
82.本发明中，屏蔽壁通过线路结构接地。
83.本发明的有益效果：本发明通过先制作线路结构，随后根据待封装的射频芯片及
其他芯片(非射频芯片)划分封装区域，将线路结构分为用以封装射频芯片的第一区域和用以封装其他芯片的第二区域，接着同时在第一区域制作金属材质的屏蔽壁以及在第二区域制作若干间隔设置的导电柱；固定射频芯片和其他芯片后，同时在第一塑封层上制作出与屏蔽壁上端连接的屏蔽盖和与导电柱上端连接的第三线路层，从而使屏蔽壁与屏蔽盖形成一金属屏蔽罩，将射频芯片包裹，有效形成电磁屏蔽，减少了射频芯片的信号对其他芯片的串扰。
附图说明
84.为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍。显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
85.图1是本发明实施例1所述的含射频芯片的集成电路封装结构的制备方法的流程图。
86.图2是本发明实施例1所述的临时键合胶贴于基板上的剖视示意图。
87.图3是本发明实施例1所述的在贴有临时键合胶的基板上制备第一线路层后的剖视示意图。
88.图4是本发明实施例1所述的在第一线路层上制作介电层后的剖视示意图。
89.图5是本发明实施例1所述的介电层开孔制备连接柱和第二线路层后的剖视示意图。
90.图6是本发明实施例1所述的制备屏蔽壁、导电柱及贴装第一芯片和第二芯片后的剖视示意图。
91.图7是本发明实施例1所述的制备第一塑封层后的剖视示意图。
92.图8是本发明实施例1所述的在第一塑封层上制备第三线路层后的剖视示意图。
93.图9是本发明实施例1所述的在第三线路层上贴装第三芯片并塑封后的剖视示意图。
94.图10是本发明实施例1所述的含射频芯片的集成电路封装结构的剖视示意图。
95.图11是图6的俯视示意图。
96.图12是本发明实施例1所述的贴装第三芯片后的俯视示意图。
97.图13是本发明实施例2所述的含射频芯片的集成电路封装结构的剖视示意图。
98.图中：
99.1、基板；2、临时键合胶；3、第一线路层；4、介电层；5、第二线路层；6、第一铜垫；7、第二铜垫；8、屏蔽壁；9、导电柱；10、第一芯片；11、第二芯片；12、第一塑封层；13、屏蔽盖；14、第三线路层；15、第三芯片；16、第二塑封层；17、阻焊层；18、金属凸块。
具体实施方式
100.下面结合附图并通过具体实施方式来进一步说明本发明的技术方案。
101.其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本专利的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不
代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
102.本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若出现术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本专利的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
103.在本发明的描述中，除非另有明确的规定和限定，若出现术语“连接”等指示部件之间的连接关系，该术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个部件内部的连通或两个部件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
104.实施例一
105.本实施例中的含射频芯片的集成电路封装结构的制备方法如下：
106.步骤1、提供fr-4材质的基板1，在基板1上贴临时键合胶2，参考图2；
107.步骤2、通过真空溅射在所述临时键合胶2上制作第一种子层；
108.步骤3、通过电镀在所述第一种子层上形成第一金属层；
109.步骤4、在所述第一金属层上贴感光膜；
110.步骤5、对所述感光膜曝光显影处理，使部分所述第一金属层外露；
111.步骤6、对外露于所述感光膜的所述第一金属层和位于该第一金属层正下方的所述第一种子层进行刻蚀处理，去除残留的感光膜，制得第一线路层3，参考图3；
112.步骤7、在所述第一线路层3上方制作介电层4，参考图4；
113.步骤8、对所述介电层4开孔处理，形成使部分所述第一线路层3外露的孔结构；
114.步骤9、通过真空溅射在所述孔结构内壁及所述介电层4上制作第二种子层；
115.步骤10、通过电镀往所述孔结构内填充金属，形成连接柱；以及通过电镀在所述第二种子层上制作第二金属层；
116.步骤11、在所述第二金属层上贴感光膜；
117.步骤12、对感光膜曝光显影处理，使部分所述第二金属层外露；
118.步骤13、对外露于感光膜的所述第二金属层和位于该第二金属层正下方的所述第二种子层进行刻蚀处理，去除残留的感光膜，制得第二线路层5；其中，第一线路层3、第二线路层5通过连接柱连接，组成线路结构，如图5所示；
119.步骤14、在所述第一区域a四周制作围设成环形的第一铜垫6以及在所述第二区域制作若干间隔设置的第二铜垫7；其中，第一铜垫6、第二铜垫7同时通过溅射、电镀、贴膜、曝光、显影、刻蚀等工艺制作，与第一线路层3的制备工艺相同，具体不再赘述；
120.步骤15、在所述第一铜垫6上制作围墙式屏蔽壁8并使若干所述屏蔽壁8围成一安装槽，以及在所述第二铜垫7上制作导电柱9(制备方法同第一线路层3，具体不再赘述)，参考图6；
121.步骤16、提供一个第一芯片10和三个第二芯片11，所述第一芯片10为射频芯片
(rf)，将所述第一芯片10贴于所述第一区域并位于所述安装槽内，将所述第二芯片11贴于所述第二区域，参考图11；
122.步骤17、采用环氧塑封料对所述第一芯片10、所述第二芯片11、所述屏蔽壁8以及所述导电柱9进行塑封，形成第一塑封层12，参考图7；
123.步骤18、对所述第一塑封层12进行减薄处理，使所述导电柱9和所述屏蔽壁8的上端外露；
124.步骤19、通过真空溅射在所述第一塑封层12上制作第三种子层；
125.步骤20、通过电镀在所述第三种子层上制作第三金属层；
126.步骤21、在所述第三金属层上贴感光膜；
127.步骤22、对感光膜曝光显影处理，使部分所述第三金属层外露；
128.步骤23、对外露于感光膜的所述第三金属层和位于该第三金属层正下方的所述第三种子层进行刻蚀处理，去除残留的感光膜，制得与所述屏蔽壁8上端连接并覆盖所述安装槽的屏蔽盖13以及与所述导电柱9上端连接的第三线路层14，参考图8，所述屏蔽壁8和所述屏蔽盖13组成屏蔽罩；
129.步骤24、提供若干第三芯片15，将所述第三芯片15贴于所述第三线路层14上，参考图12；
130.步骤25、对所述第三芯片15进行塑封处理，形成包覆所述屏蔽罩和所述第三芯片15的第二塑封层16，参考图9；
131.步骤26、拆键合，使所述第一线路层3外露；
132.步骤27、在所述第一线路层3上刷阻焊油墨，固化后形成阻焊层17，对所述阻焊层17曝光显影处理，使所述第一线路层3的焊盘区外露；
133.步骤28、提供若干锡球(金属凸块18)，将所述锡球焊于所述第一线路层3的焊盘区，参考图10。
134.本实施例中，金属凸块18不限于锡球，对于本领域常用的其他金属材质也适用。金属凸块18的形状不限于球形，对于方形、椭球形灯也同样适用。
135.本实施例中的基板1不限于fr-4材质，也可以为玻璃基板等常规芯片封装用载板。
136.采用本实施例的方法制得的含射频芯片的集成电路封装结构如图10所示，包括：
137.第一塑封层12和位于所述第一塑封层12一侧的线路结构，所述线路结构具有第一区域和第二区域；
138.嵌入至所述第一塑封层12内且位于所述第一区域的四周的屏蔽壁8，以及嵌入至所述第一塑封层12内且分布于所述第二区域内的若干导电柱9，所述屏蔽壁8的一端与所述线路结构连接，所述导电柱9的一端与所述线路结构电连接；
139.由金属层图形化而成的屏蔽盖13和第三线路层14，位于所述第一塑封层12远离所述线路结构的一侧，所述屏蔽盖13的四周与所述屏蔽壁8远离所述线路结构的一端连接，所述屏蔽壁8和所述屏蔽盖13组成屏蔽罩，所述第三线路层14与所述导电柱9远离所述线路结构的一端连接；
140.封装于所述第一塑封层12内的至少一个第一芯片10和若干第二芯片11，所述第一芯片10为射频芯片，所述第一芯片10位于所述屏蔽罩内并与所述线路结构电连接，所述第二芯片11位于所述第二区域并与所述线路结构电连接；
141.位于所述第一塑封层12远离所述线路结构一侧的第二塑封层16和若干第三芯片15，所述第三芯片15封装于所述第二塑封层16内并与所述第三线路层14电连接。
142.具体地，还包括阻焊层17和若干金属凸块18，所述阻焊层17位于所述线路结构远离所述第一塑封层12的一侧并覆盖所述线路结构，且所述线路结构的焊盘区外露于所述阻焊层17，若干所述金属凸块18焊接于所述线路结构的焊盘区。
143.其中，所述线路结构为双层结构。具体地，所述线路结构包括第一线路层3和第二线路层5，所述第一线路层3和所述第二线路层5之间具有延伸至所述第一线路层3的图形化孔结构内的介电层4，所述介电层4内嵌入有连接柱，所述连接柱的一端与所述第一线路层3连接，另一端与所述第二线路层5连接，所述第二线路层5嵌入至所述第一塑封层12内并与所述第一芯片10和所述第二芯片11电连接，所述第二线路层5的一表面与所述第一塑封层12的一表面平齐；所述阻焊层17位于所述第一线路层3远离所述第二线路层5的一侧，若干所述金属凸块18焊接于所述第一线路层3的焊盘区。
144.进一步地，第一线路层3由分别图形化的第一种子层和第一金属层组成。其中，第一种子层的一表面与介电层4的一表面平齐，第一金属层位于第一种子层另一表面并与连接柱一端连接。
145.具体地，所述第一种子层具有第一图形化孔，所述第一金属层具有第二图形化孔，所述第一图形化孔与所述第二图形化孔一一对应。
146.进一步地，第二线路层5由分别图形化的第二种子层和第二金属层组成。其中，第二种子层位于介电层4上，且第二种子层与介电层4接触的一表面与第一塑封层12的一表面平齐，第二金属层位于第二种子层上并与第一芯片10和第二芯片11以及第一铜垫6和第二铜垫7连接。
147.具体地，所述第二种子层具有第三图形化孔，所述第二金属层具有第四图形化孔，所述第三图形化孔与所述第四图形化孔一一对应。
148.进一步地，第三线路层14由分别图形化的第三种子层和第三金属层组成。
149.具体地，所述第三种子层具有第五图形化孔，所述第三金属层具有第六图形化孔，所述第五图形化孔与所述第六图形化孔一一对应。
150.在其他具体的实施例中，第三线路层14为图形化的第三金属层，即不需要第三种子层，也可以实现与导电柱9之间的稳定的电连接。
151.实施例二
152.本实施例与上述实施例基本相同，区别在于线路结构的制备方法。
153.本实施例的线路结构的制备方法即为第一线路层的制备方法，与上述实施例1相比省略步骤7-13，具体不再赘述。
154.对应地，制得的含射频芯片的集成电路封装结构如图13所示。其中，线路结构为单层结构，即第一线路层3，与实施例1制得的含射频芯片的集成电路封装结构相比，省略了介电层4及第二线路层5，具体不再赘述。
155.当然，在其他的实施例中，还可以根据实际需求制作三层或者三层以上的线路结构。
156.需要声明的是，上述具体实施方式仅仅为本发明的较佳实施例及所运用技术原理。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等。但是，这
些变换只要未背离本发明的精神，都应在本发明的保护范围之内。另外，本技术说明书和权利要求书所使用的一些术语并不是限制，仅仅是为了便于描述。
技术特征：1.一种含射频芯片的集成电路封装结构的制备方法，其特征在于，包括以下步骤：s10、提供贴有临时键合胶的基板，在所述基板上制作线路结构，所述线路结构具有第一区域和第二区域；s20、在所述第一区域四周制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二区域四周制作若干间隔设置的导电柱；s30、提供至少一个第一芯片和若干第二芯片，所述第一芯片为射频芯片，将所述第一芯片贴于所述第一区域并位于所述安装槽内，将所述第二芯片贴于所述第二区域；s40、对所述第一芯片、所述第二芯片、所述屏蔽壁以及所述导电柱进行塑封，形成第一塑封层；s50、在所述第一塑封层上制作金属层，对该金属层进行图形化处理，形成与所述屏蔽壁上端连接并覆盖所述安装槽的屏蔽盖以及与所述铜柱上端连接的第三线路层，所述屏蔽壁和所述屏蔽盖组成屏蔽罩；s60、提供若干第三芯片，将所述第三芯片贴于所述第三线路层上并电性引出。2.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤s10具体包括以下步骤：s10a、提供基板，在所述基板上贴临时键合胶；s10b、在所述临时键合胶上制作第一线路层；所述第一线路层即所述线路结构。3.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤s10具体包括以下步骤：s10a、提供基板，在所述基板上贴临时键合胶；s10b、在所述临时键合胶上制作第一线路层；s10c、在所述第一线路层上方制作介电层；s10d、对所述介电层开孔处理，形成使部分所述第一线路层外露的孔结构；s10e、在所述孔结构处制作连接柱以及在所述介电层上制作与所述连接柱连接的第二线路层；其中，所述线路结构由所述第一线路层和所述第二线路层通过连接柱连接而成。4.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤s20具体包括以下步骤：s20a、在所述第一区域四周制作围设成环形的第一铜垫以及在所述第二区域制作若干间隔设置的第二铜垫；s20b、在所述第一铜垫上制作围墙式屏蔽壁并使若干所述屏蔽壁围成一安装槽，以及在所述第二铜垫上制作导电柱。5.根据权利要求1所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤s50具体包括以下步骤：s50a、对所述第一塑封层进行减薄处理，使所述导电柱和所述屏蔽壁的上端外露；s50b、在所述第一塑封层上制作第三种子层；s50c、在所述第三种子层上制作第三金属层；s50d、在所述第三金属层上贴感光膜；
s50e、对感光膜曝光显影处理，使部分所述第三金属层外露；s50f、对外露于感光膜的所述第三金属层和位于该第三金属层正下方的所述第三种子层进行刻蚀处理，去除残留的感光膜，制得与所述屏蔽壁上端连接并覆盖所述安装槽的屏蔽盖以及与所述导电柱上端连接的第三线路层，所述屏蔽壁和所述屏蔽盖组成屏蔽罩。6.根据权利要求5所述的含射频芯片的集成电路封装结构的制备方法，其特征在于，步骤s60具体包括以下步骤：s60a、提供若干第三芯片，将所述第三芯片贴于所述第三线路层上；s60b、对所述第三芯片进行塑封处理，形成包覆所述屏蔽罩和所述第三芯片的第二塑封层；s60c、拆键合，使所述第一线路层外露；s60d、在所述第一线路层上制作阻焊层，并对所述阻焊层开孔处理，使所述第一线路层的焊盘区外露；s60e、提供若干金属凸块，将所述金属凸块焊于所述第一线路层的焊盘区。7.一种采用权利要求1至6任一项所述的制备方法制得的含射频芯片的集成电路封装结构，其特征在于，包括：第一塑封层和位于所述第一塑封层一侧的线路结构，所述线路结构具有第一区域和第二区域；屏蔽壁，嵌入至所述第一塑封层内且位于所述第一区域的四周，所述屏蔽壁的一端与所述线路结构连接；若干导电柱，嵌入至所述第一塑封层内且分布于所述第二区域内，所述导电柱的一端与所述线路结构电连接；由金属层图形化而成的屏蔽盖和第三线路层，位于所述第一塑封层远离所述线路结构的一侧，所述屏蔽盖的四周与所述屏蔽壁远离所述线路结构的一端连接，所述屏蔽壁和所述屏蔽盖组成屏蔽罩，所述第三线路层与所述导电柱远离所述线路结构的一端连接；封装于所述第一塑封层内的至少一个第一芯片和若干第二芯片，所述第一芯片为射频芯片，所述第一芯片位于所述屏蔽罩内并与所述线路结构电连接，所述第二芯片位于所述第二区域并与所述线路结构电连接；位于所述第一塑封层远离所述线路结构一侧的第二塑封层和若干第三芯片，所述第三芯片封装于所述第二塑封层内并与所述第三线路层电连接。8.根据权利要求7所述的含射频芯片的集成电路封装结构，其特征在于，还包括阻焊层和若干金属凸块，所述阻焊层位于所述线路结构远离所述第一塑封层的一侧并覆盖所述线路结构，且所述线路结构的焊盘区外露于所述阻焊层，若干所述金属凸块焊接于所述线路结构的焊盘区。9.根据权利要求8所述的含射频芯片的集成电路封装结构，其特征在于，所述线路结构为单层结构，即第一线路层。10.根据权利要求8所述的含射频芯片的集成电路封装结构，其特征在于，所述线路结构为双层结构，其包括第一线路层和第二线路层，所述第一线路层和所述第二线路层之间具有延伸至所述第一线路层的图形化孔结构内的介电层，所述介电层内嵌入有连接柱，所述连接柱一端与所述第一线路层连接，另一端与所述第二线路层连接，所述第二线路层嵌
入至所述第一塑封层内并与所述第一芯片和所述第二芯片电连接，所述第二线路层的一表面与所述第一塑封层的一表面平齐；所述阻焊层位于所述第一线路层远离所述第二线路层的一侧，若干所述金属凸块焊接于所述第一线路层的焊盘区。
技术总结本发明公开一种含射频芯片的集成电路封装结构的制备方法，包括：提供基板，在基板上制作线路结构，线路结构具有第一区域和第二区域；在第一区域四周制作围墙式屏蔽壁，在第二区域四周制作若干间隔设置的导电柱；提供至少一第一芯片和若干第二芯片，第一芯片为射频芯片，将其贴于第一区域，将第二芯片贴于第二区域；对第一芯片、第二芯片、屏蔽壁及导电柱塑封，形成第一塑封层；在第一塑封层上制作金属层，对该金属层图形化处理，形成与屏蔽壁上端连接并覆盖安装槽的屏蔽盖以及与铜柱上端连接的第三线路层，屏蔽壁和屏蔽盖组成屏蔽罩；提供若干第三芯片，将其贴于第三线路层上并电性引出。本发明在制备线路时同步制得屏蔽罩，简化了工艺与结构。简化了工艺与结构。简化了工艺与结构。
技术研发人员：崔成强 杨斌 刘宇 华显刚 林挺宇
受保护的技术使用者：广东佛智芯微电子技术研究有限公司
技术研发日：2022.04.18
技术公布日：2022/7/4
