本公开涉及多赫蒂放大器。
背景技术：
1、在专利文献1中公开了如下的多赫蒂放大器：将二级主晶体管集成于一个半导体芯片，将二级峰值晶体管集成于一个半导体芯片，并将这些半导体芯片装配到树脂基板上。
2、专利文献1：美国专利第10381984号公报
3、在放大器中充分减小由制造偏差引起的特性变动，在改善成品率方面很重要。通常，制造偏差在每个批次、每个晶圆或每个半导体芯片中产生。在晶体管中，制造偏差例如由源极-漏极间的寄生电容cds产生。另外，在整合电路中，制造偏差例如由mim(metal-insulator-metal：金属-绝缘体-金属)电容产生。
4、在多赫蒂放大器中，优选在主晶体管路径中放大的信号和在峰值晶体管路径中放大的信号无损失地进行功率合成。即，在将主晶体管路径整体的通过相位设为θmain，将峰值晶体管路径整体的通过相位设为θpeak的情况下，θmain与θpeak相同即可。若θmain与θpeak产生相位差，则产生合成损失，多赫蒂放大器的饱和输出功率降低。因此，多赫蒂放大器通常被设计成θmain与θpeak之差为零。
5、在专利文献1中，由于半导体制造偏差，例如有可能引起在主晶体管中cds和mim电容都向高的一方有偏差，并且在峰值晶体管中cds和mim电容都向低的一方有偏差的情况。若电容增加，则通过相位延迟，若电容减少，则通过相位提前。结果是在上述情况下θmain与θpeak之差变得非常大，有可能使饱和输出功率降低。
技术实现思路
1、本公开的目的在于得到能够抑制由制造偏差引起的饱和输出功率降低的多赫蒂放大器。
2、第一公开的多赫蒂放大器具备：输入端子；输出端子；第一主晶体管，其设置于将所述输入端子与所述输出端子连接的第一信号路径；第二主晶体管，其设置于所述第一信号路径中的比所述第一主晶体管靠所述输出端子侧的位置；第一峰值晶体管，其设置于将所述输入端子与所述输出端子连接的第二信号路径；和第二峰值晶体管，其设置于所述第二信号路径中的比所述第一峰值晶体管靠所述输出端子侧的位置，所述第一峰值晶体管和所述第二峰值晶体管中的一方以及所述第一主晶体管形成于第一半导体芯片，所述第一峰值晶体管和所述第二峰值晶体管中的另一方以及所述第二主晶体管形成于第二半导体芯片。
3、第二公开的多赫蒂放大器具备：输入端子；输出端子；第一主晶体管，其设置于将所述输入端子与所述输出端子连接的第一信号路径；第一峰值晶体管，其设置于将所述输入端子与所述输出端子连接的第二信号路径；第一整合电路，其设置于所述第一信号路径；和第二整合电路，其设置于所述第二信号路径，所述第一主晶体管和所述第一峰值晶体管形成于第一半导体芯片，所述第一整合电路和所述第二整合电路形成于第二半导体芯片。
4、在第一公开的多赫蒂放大器中，第一峰值晶体管和第二峰值晶体管中的一方以及第一主晶体管形成于第一半导体芯片。另外，第一峰值晶体管和第二峰值晶体管中的另一方以及第二主晶体管形成于第二半导体芯片。由此，能够使第一峰值晶体管和第二峰值晶体管中的一方与第一主晶体管具有相同的偏差。另外，能够使第一峰值晶体管和第二峰值晶体管中的另一方与第二主晶体管具有相同的偏差。因此，能够抑制第一信号路径与第二信号路径的相位差。
5、在第二公开的多赫蒂放大器中，第一主晶体管和第一峰值晶体管形成于第一半导体芯片，第一整合电路和第二整合电路形成于第二半导体芯片。由此，能够使第一主晶体管和第一峰值晶体管具有相同的偏差。另外，能够使第一整合电路和第二整合电路具有相同的偏差。因此，能够抑制第一信号路径与第二信号路径的相位差。
1.一种多赫蒂放大器，其特征在于，具备：
2.根据权利要求1所述的多赫蒂放大器，其特征在于，具备：
3.根据权利要求1或2所述的多赫蒂放大器，其特征在于，
4.根据权利要求1或2所述的多赫蒂放大器，其特征在于，
5.根据权利要求4所述的多赫蒂放大器，其特征在于，
6.根据权利要求5所述的多赫蒂放大器，其特征在于，
7.根据权利要求3所述的多赫蒂放大器，其特征在于，
8.根据权利要求7所述的多赫蒂放大器，其特征在于，
9.根据权利要求4所述的多赫蒂放大器，其特征在于，
10.根据权利要求3所述的多赫蒂放大器，其特征在于，
11.根据权利要求10所述的多赫蒂放大器，其特征在于，
12.一种多赫蒂放大器，其特征在于，具备：
13.根据权利要求12所述的多赫蒂放大器，其特征在于，具备：
14.根据权利要求13所述的多赫蒂放大器，其特征在于，
15.根据权利要求13或14所述的多赫蒂放大器，其特征在于，
16.根据权利要求12或13所述的多赫蒂放大器，其特征在于，
