本发明属于集成电路，具体涉及一种应用于驱动芯片的高稳定性低功耗的欠压锁定电路。
背景技术：
1、欠压锁定电路(under voltage lock out，简称uvlo)，其能防止在电源电压过低时，后续电路由于逻辑混乱导致芯片损坏的问题。在实际工作中，为了防止这种不可控的工作条件，提高系统电路的稳定性和可靠性，需要为集成电路和系统设计欠压保护电路。当电源电压低于下阈值电压时，系统无法工作；当电源电压高于上阈值电压时，系统正常工作，欠压锁定电路存在迟滞功能是为了防止信号噪声波动使得电路频繁翻转导致的电路故障。
2、现有技术中，电压的判别过程通常是通过电阻分压网络来实现。比如，周德金等人在申请的专利文献“高精度欠压保护电路”(申请号202211557667.2，公开号cn115864305a，公开日2023.03.28)中公开了一种欠压保护方法，其通过电阻分压网络得到基准电压，与送入五管比较器的电源分压进行比较，当电源分压低于基准电压时，电路呈欠压锁定功能。
3、但是，实际应用过程中，上述电路虽然比较精度高，但是由于采用了多种电源，同时电阻分压网络对电源电压进行采样，导致功耗相对较高，且芯片面积较大，无法满足现有对低功耗、较小芯片面积的欠压锁定电路的需求。
技术实现思路
1、为了解决现有技术中存在的上述问题，本发明提供了一种应用于驱动芯片的高稳定性低功耗的欠压锁定电路。本发明要解决的技术问题通过以下技术方案实现：
2、本发明实施例提供了一种应用于驱动芯片的高稳定性低功耗的欠压锁定电路，所述欠压锁定电路包括：
3、电流产生单元，用于根据电源电压形成表征电源正常工作与否的第一电流和第二电流；
4、电流比较单元，连接所述电流产生单元，用于复制并比较所述第一电流和所述第二电流，根据比较结果形成表征电源正常工作与否的判别电压；
5、波形整流单元，连接所述电流比较单元，用于对所述判别电压进行整流形成欠压锁定电压；
6、所述电电流产生单元，连接所述波形整流单元，还用于根据所述欠压锁定电压重新形成表征电源正常工作与否的第一电流和第二电流。
7、在本发明的一个实施例中，所述电流产生单元包括晶体管mn1～晶体管mn3、晶体管mp1～晶体管mp3、电阻r1～电阻r3；其中，
8、晶体管mn1的源极、晶体管mn2的源极均接地gnd，晶体管mn1的漏极与晶体管mn1的栅极、晶体管mn2的栅极、电阻r3的一端、所述电流比较单元连接，晶体管mn2的漏极与晶体管mn3的源极连接，晶体管mn3的栅极与电阻r3的另一端、电阻r2的一端连接，晶体管mn3的漏极与晶体管mp2的漏极、晶体管mp2的栅极、所述电流比较单元连接，晶体管mp1的漏极与电阻r2的另一端连接，晶体管mp1的栅极与使能信号en的输入端连接，晶体管mp1的源极与电阻r1的一端、晶体管mp3的漏极连接，晶体管mp2的源极、晶体管mp3的源极、电阻r1的另一端均接电源vdd，晶体管mp3的栅极与所述波形整流单元连接。
9、在本发明的一个实施例中，所述电流比较单元包括晶体管mn4和晶体管mp4；其中，
10、晶体管mn4的栅极与晶体管mn1的栅极连接，晶体管mn4的源极接地gnd，晶体管mn4的漏极与晶体管mp4的漏极、所述波形整流单元连接，晶体管mp4的源极接电源vdd，晶体管mp4的栅极与晶体管mp2的栅极连接。
11、在本发明的一个实施例中，所述波形整流单元包括晶体管mn5～晶体管mn8、晶体管mp5、晶体管mp6、缓冲器buffer和反相器inv；其中，
12、晶体管mn5的源极、晶体管mn8的源极均接地gnd，晶体管mn5的漏极与晶体管mn6的源极、晶体管mn7的源极连接，晶体管mn5的栅极与晶体管mn6的栅极、晶体管mp5的栅极、晶体管mp4的漏极连接，晶体管mn6的漏极与晶体管mn7的栅极、晶体管mn8的栅极、晶体管mp6的栅极、晶体管mp5的漏极连接，晶体管mn7的漏极、晶体管mp5的源极、晶体管mp6的源极均接电源vdd，晶体管mn8的漏极与晶体管mp6的漏极、缓冲器buffer的输入端连接，缓冲器buffer的输出端与反相器inv的输入端连接，反相器inv的输出端与晶体管mp3的栅极连接并作为波形整流单元的输出端。
13、在本发明的一个实施例中，晶体管mn1、晶体管mn2、晶体管mn4组成电流镜；晶体管mp2、晶体管mp4组成电流镜。
14、在本发明的一个实施例中，晶体管mn1和晶体管mn4的尺寸相同，且晶体管mn2的尺寸大于晶体管mn1的尺寸；晶体管mp2和晶体管mp4的尺寸相同。
15、在本发明的一个实施例中，反相器inv由外部电源供电。
16、在本发明的一个实施例中，缓冲器buffer由电源vdd供电。
17、在本发明的一个实施例中，所述欠压锁定电压为0v或反相器inv的供电电压。
18、在本发明的一个实施例中，电源vdd正常工作时，通过电阻r2、电阻r3、晶体管mn1和晶体管mn2计算得到下阈值电压；
19、电源vdd异常工作时，通过电阻r1、电阻r2、电阻r3、晶体管mn1和晶体管mn2计算得到上阈值电压；
20、根据所述上阈值电压和所述下阈值电压计算得到迟滞范围；
21、其中，迟滞范围的计算公式表示为：
22、
23、其中，δv表示迟滞范围，vdd+表示上阈值电压，vdd-表示下阈值电压，r1表示电阻r1的阻值，r3表示电阻r3的阻值，vg3表示晶体管mn3的栅极电压，vg1表示晶体管mn1的栅极电压。
24、本发明的有益效果：
25、本发明提出的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，针对现有欠压锁定电路存在功耗较高、芯片面积较大的问题，创新性地设计了基于电流处理方案的欠压锁定电路，该电路结构简单，相较于电压处理方案，兼顾了电阻阻值和电流大小的考虑，大幅度降低了功耗、减小了芯片的面积；同时本发明根据波形整流电路输出的欠压锁定电压可以判断当前电源vdd提供电压是否正常，当电源vdd提供的电压正常时，后续电路正常工作，但当电源vdd提供的电压异常时，波形整流电路输出的欠压锁定电压会反作用控制电流产生电路自适应产生新的电流，进而利用新的电流进行新一轮欠压锁定电路检测，通过这种自适应调节的方式，使得欠压锁定电路具备更高的可靠性和稳定性，可以更好地应用于驱动芯片。
26、以下将结合附图及实施例对本发明做进一步详细说明。
1.一种应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，所述欠压锁定电路包括：
2.根据权利要求1所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，所述电流产生单元包括晶体管mn1～晶体管mn3、晶体管mp1～晶体管mp3、电阻r1～电阻r3；其中，
3.根据权利要求2所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，所述电流比较单元包括晶体管mn4和晶体管mp4；其中，
4.根据权利要求3所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，所述波形整流单元包括晶体管mn5～晶体管mn8、晶体管mp5、晶体管mp6、缓冲器buffer和反相器inv；其中，
5.根据权利要求4所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，晶体管mn1、晶体管mn2、晶体管mn4组成电流镜；晶体管mp2、晶体管mp4组成电流镜。
6.根据权利要求5所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，晶体管mn1和晶体管mn4的尺寸相同，且晶体管mn2的尺寸大于晶体管mn1的尺寸；晶体管mp2和晶体管mp4的尺寸相同。
7.根据权利要求4所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，反相器inv由外部电源供电。
8.根据权利要求4所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，缓冲器buffer由电源vdd供电。
9.根据权利要求4所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，所述欠压锁定电压为0v或反相器inv的供电电压。
10.根据权利要求2所述的应用于驱动芯片的高稳定性低功耗的欠压锁定电路，其特征在于，
