本技术涉及芯片封装，具体而言，涉及一种封装结构、芯片封装方法及电子器件。
背景技术：
1、现有的fan-out(扇出)通过晶圆重构的方式突破了传统fan-in(扇入)封装的i/o引出数量限制，并采用再布线层(redundancy distribution line，rdl)工艺将晶圆上芯片原来周边排布的键合焊盘进行扇出，最后用焊球实现到pcb或者封装基板的连接。由于iobump可延申至裸片投影面积之外，在处理细间距以及i/o数量较多时具有显著的优势。
2、但是，由于需要进行晶圆重构、塑封、rdl等多种复杂的工艺流程，对每一步工艺步骤都有较高的工艺要求，且晶圆重构和芯片塑封可能造成偏移、分层等不利影响，以及布线层的材料高损耗性质，导致目前的封装方式工艺流程复杂、工艺要求高且成本较高，且可靠性较低，电性能较差，即封装效果较差，无法满足目前的封装需求。
技术实现思路
1、有鉴于此，本技术实施例的目的在于提供一种封装结构、芯片封装方法及电子器件，以改善现有技术中存在的封装结构封装效果较差的问题。
2、为了解决上述问题，第一方面，本技术实施例提供了一种封装结构，所述封装结构包括：芯片、键合线、基板、连接线和焊接组件；
3、所述基板的第一面设置有凹槽区域，所述凹槽区域用于容纳所述芯片；
4、所述连接线设置在所述基板内部，所述焊接组件与所述基板的第二面连接；
5、所述键合线用于连接所述芯片和所述连接线的第一连接区域，所述连接线的第二连接区域与所述焊接组件连接。
6、在上述实现过程中，将芯片设置在基板第一面中设置的凹槽区域中，并通过连接线连进行数据传输，通过键合线连接芯片与连接线，通过焊接组件连接基板与外部的器件。能够以损耗较小的基板代替损耗较高的布线层实现芯片io引脚的扇出，并且，采用芯片下沉的方式进行设置，有效地缩短了键合线，提升了封装的电性能，还能够将基板与芯片作为一个整体进行处理，有效地减小了封装结构的工艺复杂度，且无需使用布线层等结构，对工艺要求较低且成本较低，还减小了封装结构中存在布线层分层等不利现象，有效地提高了封装结构的可靠性和封装效果，适用于对多种类型的芯片进行封装，满足目前的多种封装需求。
7、可选地，其中，所述芯片的背面设置有连接件；
8、所述芯片通过背面的所述连接件与所述凹槽区域的底面电连接；
9、所述芯片的正面与所述基板的所述第一面的非凹槽区域位于同一平面。
10、在上述实现过程中，为了将芯片固定在基板上的凹槽区域中，可以在芯片的背面设置连接件，以通过连接件电连接芯片背面与凹槽区域，从而实现芯片的正置放置。并且，考虑到芯片证明与基板的第一面之间的高度差对键合线长度造成的影响，为了进一步地减小键合线的长度，以提升电性能，可以使芯片正面与基板第一面的非凹槽区域位于同一平面，以将芯片齐平地设置在基板的凹槽区域中。
11、可选地，其中，所述凹槽区域的高度大于或等于所述芯片的芯片厚度；
12、所述凹槽区域的长度大于或等于所述芯片的芯片长度；
13、所述凹槽区域的宽度大于或等于所述芯片的芯片宽度。
14、在上述实现过程中，可以设置凹槽区域的高度、长度、宽度等空间三维参数等于或略大于与芯片的厚度、长度、宽度等空间三维参数，以使凹槽区域的空间形状与芯片契合，且芯片能够正常地放置在凹槽区域中，还可以通过相似的高度情况使芯片正面与基板第一面的非凹槽区域位于同一平面，以在正常放置芯片的基础上减少在基板上开腔得到凹槽区域的加工成本。
15、可选地，其中，所述键合线的弧高基于所述芯片和所述基板的第一面的高度差异情况确定；
16、所述第一连接区域设置在所述基板的第一面，所述芯片的正面设置有第三连接区域；
17、所述键合线的弧长基于所述第一连接区域和所述第三连接区域之间的距离及所述弧高确定。
18、在上述实现过程中，芯片的正面与设置在基板内部的连接线通过键合线连接，以实现相应的数据传输功能，由于连接线的第一连接区域设置在基板第一面的表面，而芯片的第三连接区域设置在芯片正面的表面，因此，键合线的弧高由芯片以及基板的第一面这两个表面的高度差异情况确定，键合线的弧长由两个连接区域在基板的第一面上的平面距离和弧高确定。可以通过设置高度差异和距离来设置键合线的长度，从而实现键合线的埋入式设计，有效地缩短了键合线的长度，进而提升整个封装结构的电性能。
19、可选地，其中，所述连接线包括带状阻抗调节线，所述带状阻抗调节线通过过孔设置在所述基板内部；
20、所述带状阻抗调节线的长度、宽度和阶数基于连接的所述芯片的工作频段确定。
21、在上述实现过程中，可以使用带状阻抗调节线作为基板内部的走线，带状阻抗调节线通过过孔设置在基板内部，以实现电性连接，在介质基板上实现特定的阻抗匹配和信号传输，能够优化信号的传输性能，减少信号损失和干扰，并满足特定的阻抗要求。并且，为了适配与其连接的芯片，可以根据芯片的工作频段确定带状阻抗调节线的长度、宽度和阶数，以根据芯片的具体情况设置相应的连接线，实现对应的传输和阻抗功能。
22、可选地，其中，所述基板包括介质损耗系数小于或等于0.002的高频基板。
23、在上述实现过程中，可以将基板设置为介质损耗系数小于或等于0.002的低介质损耗且具有高频率的高频基板，以减小基板的介质损耗，从而有效地提高w波段信号在基板中的传输性能。
24、第二方面，本技术实施例还提供了一种芯片封装方法，所述方法包括：
25、在基板的第一面上加工得到用于容纳芯片的凹槽区域；
26、通过键合线连接放置在所述凹槽区域的芯片与所述基板内部的连接线；
27、通过连接线连接芯片和所述基板第二面的焊接组件。
28、在上述实现过程中，在进行封装时，先在基板的第一面上加工得到用于容纳芯片的凹槽区域，以将芯片放置在凹槽区域中，并通过键合线连接芯片与基板内部设置的连接线，并通过连接线连接芯片和基板第二面设置的焊接组件，无需使用布线层等结构，对工艺要求较低且成本较低，还减小了封装过程中存在布线层分层等不利现象，有效地提高了封装的可靠性和封装效果，适用于对多种类型的芯片进行封装，满足目前的多种封装需求。
29、可选地，其中，所述连接线包括带状阻抗调节线，所述方法还包括：
30、获取所述芯片的工作频段；
31、根据所述工作频段对应的信号波长确定阻抗匹配条件，以基于所述阻抗匹配条件设置所述带状阻抗调节线的长度和宽度；
32、根据所述工作频段对应的所述信号波长确定阻抗变换条件，以基于所述阻抗变换条件设置所述带状阻抗调节线的阶数。
33、在上述实现过程中，连接线可以设置为具有阻抗匹配和信号传输功能的带状阻抗调节线。为了适配多种不同类型的芯片，可以获取凹槽区域中芯片对应的工作频段，以根据工作频段对应的信号波长确定相应的阻抗匹配条件和阻抗变换条件，从而分别确定带状阻抗调节线的长度、宽度和阶数。能够根据连接的芯片的实际情况设计带状阻抗调节线的具体参数，有效地优化了封装得到的封装结构的功能性，且适用于对多种不同类型的芯片进行封装，满足多种不同类型的封装需求。
34、可选地，所述方法还包括：
35、在所述基板的表面焊接金属盖，以通过所述金属盖保护所述芯片和所述键合线。
36、在上述实现过程中，考虑到塑封料会影响高频芯片的性能，因此，可以将基板以及基板凹槽区域中设置的芯片作为一个整体，在基板的表面焊接金属盖，以对基板上的芯片和键合线进行保护，还能够减少塑封时存在的分层等不利现象，从而有效地提高了封装结构的可靠性。
37、第三方面，本技术实施例提供了一种电子器件，所述电子器件包括第一方面中任一项所述的封装结构。
38、综上所述，本技术实施例提供了一种封装结构、芯片封装方法及电子器件，将芯片设置在基板上的凹槽区域中，以将基板与芯片作为一个整体进行处理，有效地减小了封装结构的工艺复杂度，且无需使用布线层等结构，对工艺要求较低且成本较低，还减小了封装结构中存在布线层分层等不利现象，有效地提高了封装结构的可靠性和封装效果，适用于对多种类型的芯片进行封装，满足目前的多种封装需求。
1.一种封装结构，其特征在于，所述封装结构包括：芯片、键合线、基板、连接线和焊接组件；
2.根据权利要求1所述的封装结构，其特征在于，其中，所述芯片的背面设置有连接件；
3.根据权利要求1所述的封装结构，其特征在于，其中，所述凹槽区域的高度大于或等于所述芯片的芯片厚度；
4.根据权利要求1所述的封装结构，其特征在于，其中，所述键合线的弧高基于所述芯片和所述基板的第一面的高度差异情况确定；
5.根据权利要求1所述的封装结构，其特征在于，其中，所述连接线包括带状阻抗调节线，所述带状阻抗调节线通过过孔设置在所述基板内部；
6.根据权利要求1-5中任一项所述的封装结构，其特征在于，其中，所述基板包括介质损耗系数小于或等于0.002的高频基板。
7.一种芯片封装方法，其特征在于，所述方法包括：
8.根据权利要求7所述的方法，其特征在于，其中，所述连接线包括带状阻抗调节线，所述方法还包括：
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：
10.一种电子器件，其特征在于，所述电子器件包括权利要求1-6中任一项所述的封装结构。
