本公开涉及半导体器件，更具体地，涉及包括栅极图案的半导体器件，该栅极图案具有增大厚度的焊盘区域。
背景技术：
1、为了提高产品的价格竞争力，对半导体器件的集成度的提高存在增长的需求。此外，为了提高半导体器件的集成度，已经开发了具有三维结构的半导体器件，在该三维结构中栅极在垂直方向上堆叠在基板上。
技术实现思路
1、本发明构思的实施方式提供能够提高其集成度的半导体器件。
2、本发明构思的实施方式提供一种半导体器件，该半导体器件包括：栅极图案，设置在下结构之上，并包括栅极电极区域和从栅极电极区域延伸的栅极焊盘区域；以及垂直沟道半导体层，具有面对栅极图案的栅极电极区域的侧表面。栅极焊盘区域包括具有比栅极电极区域的厚度大的厚度的第一焊盘区域。第一焊盘区域包括上表面、与上表面相反的下表面、以及外侧表面。外侧表面具有由边界部分彼此划分的下外侧表面和上外侧表面。下外侧表面从下表面延伸，并且下外侧表面和下表面的连接部分具有圆化的形状。
3、本发明构思的实施方式还提供一种半导体器件，该半导体器件包括：第一栅极图案，在下结构之上；第二栅极图案，在第一栅极图案之上；以及层间绝缘层，在第一栅极图案和第二栅极图案之间。第一栅极图案包括与第二栅极图案重叠的栅极电极区域以及从栅极电极区域延伸的栅极焊盘区域。栅极焊盘区域包括具有比栅极电极区域的厚度大的厚度的第一焊盘区域。第一焊盘区域包括下区域和在下区域上的上区域。下区域包括具有凸起的形状的下外侧表面。
4、本发明构思的实施方式还提供一种半导体器件，该半导体器件包括：下结构；多个栅极图案，在垂直于下结构的上表面的方向上彼此间隔开，所述多个栅极图案包括中间栅极图案；以及垂直沟道半导体层，具有面对中间栅极图案的侧表面。每个中间栅极图案包括与所述多个栅极图案当中的位于相对上部的栅极图案重叠的栅极电极区域以及从栅极电极区域延伸的栅极焊盘区域。栅极焊盘区域包括第一焊盘区域以及在栅极电极区域和第一焊盘区域之间的第二焊盘区域。第一焊盘区域具有比栅极电极区域的厚度和第二焊盘区域的厚度大的厚度。第一焊盘区域包括下外侧表面、上外侧表面、以及在上外侧表面和下外侧表面之间的边界部分。第一焊盘区域的下表面和第一焊盘区域的下外侧表面的连接部分具有圆化的形状。
5、本发明构思的实施方式还提供一种半导体器件，该半导体器件包括：第一栅极图案，在下结构之上；第二栅极图案，在所述第一栅极图案之上；层间绝缘层，在所述第一栅极图案和所述第二栅极图案之间，以及接触插塞，在所述第一栅极图案上，其中，所述第一栅极图案包括在沿垂直方向上与所述第二栅极图案重叠的栅极电极区域以及从所述栅极电极区域延伸的栅极焊盘区域，所述栅极焊盘区域包括具有比所述栅极电极区域的厚度大的厚度的第一焊盘区域，其中，所述第一焊盘区域包括下区域和在所述下区域上的上区域，其中，所述下区域与上区域相比在横向方向上进一步突出；其中，所述横向方向是从所述栅极电极区域朝向所述栅极焊盘区域的方向，其中，所述下区域包括具有凸起的形状的下外侧表面，其中，所述接触插塞与所述第一栅极图案的栅极焊盘区域接触并与所述第二栅极图案间隔开；并且其中，所述栅极焊盘区域的第一焊盘区域的宽度大于所述接触插塞的宽度。
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述第一栅极图案和所述第二栅极图案在平行于所述下结构的上表面的方向上比所述层间绝缘层进一步突出。
3.根据权利要求1所述的半导体器件，其中，所述第二栅极图案具有下表面和从所述下表面延伸的外侧表面，并且所述下表面和所述外侧表面的连接部分具有圆化的形状。
4.根据权利要求1所述的半导体器件，其中，所述上区域包括上外侧表面，并且
5.根据权利要求4所述的半导体器件，其中，所述下区域的厚度大于所述上区域的厚度。
6.根据权利要求5所述的半导体器件，还包括所述第一焊盘区域的下区域中的空隙。
7.根据权利要求4所述的半导体器件，其中，所述上区域包括第一上区域以及在所述第一上区域和所述下区域之间的第二上区域，
8.根据权利要求4所述的半导体器件，其中，所述上区域包括与所述上外侧表面相反的凸起侧表面，并且
9.根据权利要求4所述的半导体器件，其中，所述接触插塞接触所述栅极焊盘区域的第一焊盘区域，并且
10.根据权利要求4所述的半导体器件，
11.根据权利要求10所述的半导体器件，其中，所述接触插塞接触所述栅极焊盘区域的第一焊盘区域，并且
