本申请涉及通信领域，尤其涉及一种数据处理方法及装置。
背景技术：
1、随着现代集成电路芯片的设计规模不断扩大，在一个集成系统中通常存在多个时钟，以驱动不同的模块，其带来的问题就是如何设计不同时钟域之间的接口电路，以实现数据或信号从一个时钟域过渡到另外一个时钟域。
2、目前，在芯片设计的过程中，通常使用多级同步器进行信号跨时钟域传输。多级同步器的仿真结果可以用于校验芯片的处理逻辑是否正确。但是由于电子设计自动化(electronic design automation，eda)的局限性，多级同步器的仿真结果无法准确地进行芯片验证。因此，如何使得多级同步器的仿真结果可以准确地进行芯片验证，是一个亟待解决的问题。
技术实现思路
1、本申请实施例提供了一种数据处理方法及装置，使得仿真同步器的仿真结果可以准确地进行芯片验证。
2、第一方面，本申请实施例提供了一种数据处理方法，包括：将来自第一时钟域的第一信号输入第二时钟域的仿真同步器；使仿真同步器对第一信号随机延迟第二时钟域的n个时钟周期或者n+1个时钟周期进行输出，n为大于或者等于2的正整数。
3、基于第一方面所描述的方法，由于在实际芯片中的多级同步器输出的信号可以延迟第二时钟域的n个时钟周期或者n+1个时钟周期。后续芯片中的一些处理模块可以对多级同步器输出的信号进行一些逻辑处理。因此芯片的处理逻辑既要满足多级同步器输出的信号延迟第二时钟域的n个时钟周期的情况，也要满足多级同步器输出的信号延迟第二时钟域的n+1个时钟周期的情况。基于该方法，仿真同步器并不是固定延迟第二时钟域的n个时钟周期输出信号，而是可以随机输出延迟第二时钟域的n个时钟周期或者n+1个时钟周期的信号。也就是说，仿真同步器既可以输出延迟第二时钟域的n个时钟周期，也可以输出延迟n+1个时钟周期的信号。通过这样的仿真同步器输出的信号，可以验证芯片处理逻辑是否适用于同步器对信号延迟n个时钟周期输出的情况，也适用于同步器对信号延迟n+1个时钟周期输出的情况，这样就可以准确地对芯片进行验证。
4、在一种可能的实现方式中，使仿真同步器对第一信号随机延迟第二时钟域的n个时钟周期或者n+1个时钟周期进行输出，包括：生成随机数，该随机数包括第一随机数或者第二随机数；在随机数为第一随机数的情况下，使仿真同步器对第一信号延迟第二时钟域的n个时钟周期进行输出；在随机数为第二随机数的情况下，使仿真同步器对第一信号延迟第二时钟域的n+1个时钟周期进行输出。
5、在一种可能的实现方式中，还可以输出提示信息，该提示信息用于指示仿真同步器对第一信号延迟输出的时钟周期数量。通过实施该可能的实现，可以使得开发人员清楚地了解电子设备的仿真同步器对第一信号延迟输出的时钟周期的具体数量，有利于开发人员更好的找到解决方案。
6、在一种可能的实现方式中，输出提示信息，包括：根据仿真同步器延迟输出的第一信号，确定仿真结果；若仿真结果存在错误，则输出提示信息。通过实施该可能的实现，可以使得开发人员在仿真结果存在错误时更好的了解仿真同步器对第一信号延迟输出的时钟周期的具体数量，后续有利于开发人员更好找到对错误的仿真结果的解决方案，并且可以减少输出提示信息的次数，有利于提高效率。
7、在一种可能的实现方式中，在将来自第一时钟域的第一信号输入第二时钟域的仿真同步器之前，包括：显示多个选择项，该多个选择项包括第一选择项、第二选择项和第三选择项，第一选择项用于对输入仿真同步器的信号随机延迟第二时钟域的n个时钟周期或者n+1个时钟周期，第二选择项用于对输入仿真同步器的信号延迟第二时钟域的n个时钟周期，第三选择项用于对输入仿真同步器的信号延迟第二时钟域的n+1个时钟周期；接收用户对第一选择项的选择操作。通过实施该可能的实现，使用不同的选择项以满足不同的需求，提高了灵活性。
8、在一种可能的实现方式中，仿真同步器为n级同步器。
9、第二方面，本申请实施例提供一种数据处理装置，该装置包括用于执行上述第一方面的方法的单元。
10、第三方面，本申请提供一种芯片，该芯片包括处理器和通信接口，处理器被配置用于使芯片执行上述第一方面的方法，通信接口被配置用于接收来自该芯片之外的其它装置的信号并传输至处理器或将来自处理器的信号发送给该芯片之外的其它装置。
11、第四方面，本申请提供了一种模组设备，该模组设备包括通信模组、电源模组、存储模组以及芯片，其中：该电源模组用于为该模组设备提供电能；该存储模组用于存储数据和指令；该通信模组用于进行模组设备内部通信，或者用于该模组设备与外部设备进行通信；该芯片用于执行上述第一方面的方法。
12、第五方面，本申请实施例提供一种数据处理设备，包括存储器和处理器，该存储器用于存储计算机程序，该计算机程序包括程序指令，该处理器被配置用于调用该程序指令，执行上述第一方面的方法。
13、第六方面，本申请提供了一种计算机可读存储介质，该计算机存储介质中存储有计算机可读指令，当该计算机可读指令在数据处理装置上运行时，使得该数据处理装置执行上述第一方面的方法。
14、第七方面，本申请提供一种计算机程序或计算机程序产品，包括代码或指令，当代码或指令在计算机上运行时，使得计算机执行如上述第一方面的方法。
1.一种数据处理方法，其特征在于，所述方法包括：
2.根据权利要求1所述的方法，其特征在于，所述使所述仿真同步器对所述第一信号随机延迟所述第二时钟域的n个时钟周期或者n+1个时钟周期进行输出，包括：
3.根据权利要求1或2所述的方法，其特征在于，所述方法还包括：
4.根据权利要求3所述的方法，其特征在于，所述输出提示信息，包括：
5.根据权利要求1或2所述的方法，其特征在于，在所述将来自第一时钟域的第一信号输入第二时钟域的仿真同步器之前，所述方法还包括：
6.根据权利要求1或2所述的方法，其特征在于，所述仿真同步器为n级同步器。
7.一种数据处理装置，其特征在于，用于执行如权利要求1-6中任一项所述的方法的单元。
8.一种芯片，其特征在于，包括处理器和通信接口，所述处理器被配置用于执行如权利要求1-6中任一项所述的方法，所述通信接口用于接收来自所述芯片之外的其它装置的信号并传输至所述处理器或将来自所述处理器的信号发送给所述芯片之外的其它装置。
9.一种模组设备，其特征在于，所述模组设备包括通信模组、电源模组、存储模组以及芯片，其中：
10.一种数据处理设备，其特征在于，包括存储器和处理器，所述存储器用于存储计算机程序，所述计算机程序包括程序指令，所述处理器被配置用于调用所述程序指令，执行如权利要求1-6中任一项所述的方法。
11.一种计算机可读存储介质，其特征在于，所所述计算机存储介质中存储有计算机可读指令，当所述计算机可读指令在计算机上运行时，使得所述计算机执行权利要求1-6任一项所述的方法。
