本发明涉及功率半导体，尤其涉及一种集成3c/4h-sic异构结(hcj)和半超结(ssj)的u槽栅积累型场效应晶体管(u-type trench gate accumulation fieldeffect transistor，uaccufet)及其制备方法。
背景技术：
1、得益于半导体碳化硅(sic)的宽禁带、高热导率和高临界击穿场强等优势以及众多同质异构体(如3c-sic、4h-sic、6h-sic……)的特性，近年来sic金属氧化物半导体场效应晶体管(mosfet)得到了广泛的研究和应用。sic mosfet分为两种：一种是常见的反型沟道mosfet，由栅-源电压(vgs)激发的电场吸引半导体中的少数载流子到达氧化物/半导体(o/s)异质结界面，形成与半导体内的多数载流子反型的导电沟道；另一种是积累型沟道accufet，由vgs激发的电场吸引半导体内的多数载流子到达o/s异质结界面，形成与半导体内的多数载流子同型的导电沟道[doi:10.4028/www.scientific.net/msf.1004.789]。accufet的沟道迁移率更高，因此相同条件下它的比导通电阻(ron,sp)更低，源极和漏极之间无p-n结，其槽栅可延伸至衬底，漂移区掺杂浓度可低于1.0×1014cm-3。在平面栅accufet的基础上使用分裂栅则可以降低寄生电容，提升高频特性，同时几乎不影响ron,sp[doi:10.1109/jeds.2020.2991355]。然而，平面栅accufet的p+型屏蔽区会在栅下的n沟道jfet区产生宽的耗尽区，导致较大的寄生jfet电阻，无法最大限度地发挥sic高饱和电子漂移速率的优势。无寄生jfet电阻的4h-sic uaccufet已被提出[doi:10.1109/ispsd.2014.6856031]，仍然利用p型基区来耗尽栅侧的n型区域，确保vgs＝0时器件正常关断，仿真结果表明该器件的沟道迁移率更高，因此与材料、结构相同的umosfet相比具有更低的ron,sp。在4h-sic uaccufet的栅极氧化层底部嵌入p+型屏蔽区,可将部分栅-漏电容(cgd)转化为栅-源电容cgs，提升开关速度，降低栅氧底部的场强峰值(ep)，保证可靠性[doi:10.1109/asiancon55314.2022.9909313]。若在此器件的漂移区嵌入超结(sj)[doi:10.1109/ieacon55029.2022.9951835]，能进一步降低ron,sp并提升击穿电压(vb)。然而，以上器件在源极下的sic p/n结体二极管反向恢复性能较差；且因sic晶格化学键很强，al离子注入深度受限，目前工艺难以获得厚度大于1μm的p型基区[doi:10.1109/ted.2022.3218487]。为克服上述缺陷，已经构建一种集成肖特基势垒二极管(sbd)的4h-sic槽栅accufet(sbd-accufet)[doi:10.1049/pel2.12556]，利用两个p型重掺杂的多晶硅栅极来抬高沟道区的电子势垒，从而正常关断器件；栅极下方嵌入sbd来提升反向恢复性能。数值模拟显示，得益于高沟道迁移率，该器件的ron,sp比传统umosfet的对应值更低；同时单极模式的反向续流使器件拥有更短的反向恢复时间(trr)、更小的反向恢复电流密度峰值(jrrm)。但在栅极底部嵌入sbd不可避免地对器件造成金属污染，导致反向耐压时泄漏电流增大。
2、因此，有必要提供一种完善的uaccufet，不仅能够承受高电压，在阻断状态下避免大的泄漏电流；还拥有优异的反向恢复特性。
技术实现思路
1、本发明实施例所要解决的技术问题在于，构建一种集成3c/4h-sic异构结(hcj)和半超结(ssj)的u槽栅积累型场效应晶体管(uaccufet)，不仅导通时电阻很小，阻断时能够耐受高电压，避免严重的泄漏电流，而且反向恢复时间(trr)极短，制造难度降低。
2、为了解决上述技术问题，本发明实施例提供了一种集成3c/4h-sic hcj和ssj的uaccufet及其制备方法，包括以下步骤：
3、s1、选出一个(n+)4h-sic衬底，采用高温化学气相沉积htcvd技术，在所述(n+)4h-sic衬底的上表面依次生长(n)4h-sic漂移区、(n-)4h-sic沟道层；
4、s2、利用掩模和电感耦合等离子体蚀刻icp技术，蚀刻所述(n-)4h-sic沟道层的中心两旁深至所述(n)4h-sic漂移区上表面，形成两个凹槽；然后使用所述htcvd技术，在两个所述凹槽内沉积(n)3c-sic区，以使两个所述(n)3c-sic区与所述(n-)4h-sic沟道层形成(n)3c/(n－)4h-sic异构结；
5、s3、利用所述掩模、所述icp蚀刻技术，蚀刻所述(n－)4h-sic沟道层和所述(n)4h-sic漂移区两边形成两个侧槽；在两个所述侧槽壁、底部，对应进行倾斜、垂直离子注入，得到两个(p)4h-sic柱，与所述(n)4h-sic漂移区形成p/n/p型半超结；然后采用等离子体化学气相沉积pecvd技术，在所述两个侧槽沉积sio2柱；
6、s4、在两个所述(n)3c-sic区和所述(n－)4h-sic沟道层的顶部，采用垂直离子注入方法，形成n+型3c-sic源层和n+型4h-sic源层；利用所述掩模和所述icp蚀刻技术，从所述n+型4h-sic源层中部刻蚀至所述(n)4h-sic漂移区上表面，形成u形槽；
7、s5、利用所述掩模、热氧化技术，热氧化所述u形槽外表面形成一定厚度的sio2绝缘层；采用所述pecvd技术，在u形槽的sio2绝缘层上沉积多晶硅ploy-si栅；
8、s6、使用所述掩模、所述热氧化技术，在所述ploy-si栅顶部热氧化形成sio2绝缘层来隔离栅层与源层；采用电子束蒸发方法，在栅层、源层的上表面以及衬底的下表面分别蒸镀欧姆接触的合金栅极、源极、漏极，即可得到集成3c/4h-sic异构结和半超结的uaccufet。
9、其中，若栅源电压vgs＜阈值电压vth时，所述(n)3c/(n－)4h-sic异构结在宽带隙4h-sic一侧形成耗尽区，栅侧氧化物sio2/半导体4h-sic异质结界面无法吸引4h-sic中的电子形成导电沟道，uaccufet无法导通而承受高电压；若vgs＞vth时，因场效应吸引4h-sic中的电子并积累到栅侧sio2/4h-sic异质结界面形成导电沟道，uaccufet导通，比导通电阻ron,sp很小。
10、其中，所述(n)4h-sic漂移区与两个所述(n-)3c-sic区构成了(n)3c/(n-drift)4h-sic异构结；所述(n)3c/(n-drift)4h-sic异构结在uaccufet反向续流时优先开启，呈现出一种载流子——电子参与导电的单极模式反向续流，导致uaccufet在反向恢复时需要抽取的过剩载流子很少，反向恢复电流密度峰值jrrm很低，反向恢复时间trr极短。
11、其中，两个所述(p)4h-sic柱与所述(n)4h-sic漂移区构成p/n/p型半超结，致使所述uaccufet的比导通电阻ron,sp降低且击穿电压vb升高。
12、其中，在所述uaccufet中，所述(n+)4h-sic衬底的厚度100.0μm、宽度5.4μm、掺杂浓度1.0×1020cm-3；所述(n)4h-sic漂移区的厚度12.0μm、宽度5.4μm，掺杂浓度为6.5×1015cm-3；所述(n-)4h-sic沟道层的厚度1.2μm、宽度0.1～0.5μm、掺杂浓度1.0×1014～1.0×1016cm-3；所述(n-)3c-sic区的厚度1.2μm、宽度0.5～0.9μm、掺杂浓度1.0×1014～1.0×1018cm-3；所述(p)4h-sic柱的厚度7.0μm、宽度0.4μm、掺杂浓度1.0×1017cm-3；所述sio2柱的厚度6.0μm，宽度0.6μm；所述u型槽sio2绝缘介质层的厚度0.1μm、宽度0.05μm；所述n+型3c-sic源极的厚度0.2μm、宽度0.5～0.9μm、掺杂浓度1.0×1020cm-3；所述n+型4h-sic源极的厚度0.2μm、宽度为0.1～0.5μm、掺杂浓度1.00×1020cm-3。
13、本发明实施例还提供了一种集成3c/4h-sic异构结和半超结的uaccufet，其采用前述集成3c/4h-sic异构结和半超结的uaccufet的制备方法制造而成。
14、实施本发明实施例，具有如下有益效果：
15、(1)本发明uaccufet拥有优异的静态、动态电学特性，它的静态品质因子(fombr)、动态品质因子(fomrq)明显低于拥有同样快恢复能力、嵌入肖特基势垒二极管(sbd)的accufet的对应值，特别是后者。
16、(2)本发明uaccufet中的(n)3c/(n-)4h-sic异构结在器件反向续流时比同质结优先开启，实现一种载流子导电的单极模式反向续流，反向开启电压(vf)很低，反向恢复时需要抽取的过剩载流子(qrr)很少，反向恢复电流密度峰值(jrrm)很低，且反向恢复时间(trr)短。
17、(3)本发明uaccufet在较高浓度的(n)4h-sic漂移区嵌入了p/n/p型半超结(ssj)，导致比导通电阻ron,sp降低，击穿电压vb升高，ron,sp-vb的折衷关系得以改善。
18、(4)本发明uaccufet使用半超结代替深宽比更大的超结，不需要通过多次外延、高能离子注入形成深的p型区域，降低了工艺制造难度。
1.一种集成3c/4h-sic异构结和半超结的u槽栅积累型场效应晶体管的制备方法，其特征在于，包括以下步骤：
2.如权利要求1所述制备方法，其特征在于，若栅源电压vgs＜阈值电压vth时，所述(n)3c/(n－)4h-sic异构结在宽带隙4h-sic一侧形成耗尽区，栅侧氧化物sio2/半导体4h-sic异质结界面无法吸引4h-sic中的电子形成导电沟道，uaccufet无法导通而承受高电压；若vgs＞vth时，因场效应吸引4h-sic中的电子并积累到栅侧sio2/4h-sic异质结界面形成导电沟道，uaccufet导通，比导通电阻ron,sp很小。
3.如权利要求2所述制备方法，其特征在于，所述(n)4h-sic漂移区与两个所述(n-)3c-sic区构成了(n)3c/(n-drift)4h-sic异构结；所述(n)3c/(n-drift)4h-sic异构结在uaccufet反向续流时优先开启，呈现出一种载流子——电子参与导电的单极模式反向续流，导致uaccufet在反向恢复时需要抽取的过剩载流子很少，反向恢复电流密度峰值jrrm很低，反向恢复时间trr极短。
4.如权利要求3所述制备方法，其特征在于，两个所述(p)4h-sic柱与所述(n)4h-sic漂移区构成p/n/p型半超结，致使uaccufet的比导通电阻ron,sp降低且击穿电压vb升高。
5.如权利要求4所述制备方法，其特征在于，所述(n+)4h-sic衬底的厚度100.0μm、宽度5.4μm、掺杂浓度1.0×1020cm-3；所述(n)4h-sic漂移区的厚度12.0μm、宽度5.4μm，掺杂浓度为6.5×1015cm-3；所述(n-)4h-sic沟道层的厚度1.2μm、宽度0.1～0.5μm、掺杂浓度1.0×1014～1.0×1016cm-3；所述(n-)3c-sic区的厚度1.2μm、宽度0.5～0.9μm、掺杂浓度1.0×1014～1.0×1018cm-3；所述(p)4h-sic柱的厚度7.0μm、宽度0.4μm、掺杂浓度1.0×1017cm-3；所述sio2柱的厚度6.0μm，宽度0.6μm；所述u型槽sio2绝缘介质层的厚度0.1μm、宽度0.05μm；所述n+型3c-sic源极的厚度0.2μm、宽度0.5～0.9μm、掺杂浓度1.0×1020cm-3；所述n+型4h-sic源极的厚度0.2μm、宽度为0.1～0.5μm、掺杂浓度1.00×1020cm-3。
6.一种集成3c/4h-sic异构结和半超结的u槽栅积累型场效应晶体管，其特征在于，其采用如权利要求1-5中任一项所述的集成3c/4h-sic异构结和半超结的uaccufet的制备方法制造而成。
