本公开是有关于一种半导体元件及其制备方法，特别是关于一种在图案密集区具有复合导电部件和气隙的半导体元件及其制备方法。
背景技术：
1、对于许多现代化的应用来说，半导体元件是不可或缺的。随着电子技术的进步，半导体元件的尺寸变得越来越小，同时提供更多的功能且包含更多的集成电路。由于半导体元件的小型化，提供不同功能的各种类型和尺寸的半导体元件被集成并封装于单一模块中。再者，实施许多制造操作以集成各种类型的半导体元件。
2、然而，半导体元件的制造和集成涉及许多复杂的步骤和操作，半导体元件内的集成变得越来越复杂。半导体元件的制造和集成的复杂性增加可能会造成缺陷，例如相邻的导电元件之间的寄生电容增加，会导致功耗增加和不期望的阻容(rc)延迟(亦即，信号延迟)，特别是在一图案密集区内。因此，需不断地改进半导体元件的制造过程以解决这些问题。
3、上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的“先前技术”的任一部分，不构成本公开的先前技术。
技术实现思路
1、本公开的一实施例提供一种半导体元件。该半导体元件包括一第一导电部件和一第二导电部件，设置于一半导体基板的一图案密集区上方。该半导体元件也包括一第三导电部件和一第四导电部件，设置于该半导体基板的一图案稀疏区上方。该半导体元件更包括一介电层，设置于该半导体基板的该图案密集区和该图案稀疏区上方，其中该介电层位于该第一导电部件与该第二导电部件之间的一第一部分通过一气隙与该半导体基板分隔，且该介电层位于该第三导电部件与该第四导电部件之间的一第二部分与该半导体基板直接接触。
2、在一实施例中，该第一导电部件与该第二导电部件分隔一第一距离，该第三导电部件与该第四导电部件分隔一第二距离，且该第二距离大于该第一距离。在一实施例中，该第一导电部件、该第二导电部件、该第三导电部件和该第四导电部件被该介电层所覆盖，且该第一导电部件的一顶表面高于该介电层的该第一部分的一底表面。在一实施例中，该半导体元件更包括一第一间隙壁，环绕该第一导电部件；以及一第二间隙壁，环绕该第二导电部件，其中该气隙被该第一间隙壁、该第二间隙壁、该介电层的该第一部分和该半导体基板所包围。在一实施例中，该半导体元件更包括一第三间隙壁，环绕该第三导电部件，其中该第三间隙壁被该第三导电部件、该介电层和该半导体基板所包围；以及一第四间隙壁，环绕该第四导电部件，其中该第四间隙壁被该第四导电部件、该介电层和该半导体基板所包围。在一实施例中，该半导体元件更包括一能量移除结构，设置于该第一导电部件与该第二导电部件之间，其中该能量移除结构的一部分位于该气隙与该半导体基板之间。在一实施例中，该图案密集区位于一存储器元件的一存储器单元内，且该图案稀疏区位于该存储器元件的该存储器单元之外的一外围区域内。
3、本公开的另一实施例提供一种半导体元件。该半导体元件包括一第一导电部件和一第二导电部件，设置于一半导体基板的一图案密集区上方。该第一导电部件与该第二导电部件之间具有一气隙。该半导体元件也包括一第三导电部件和一第四导电部件，设置于该半导体基板的一图案稀疏区上方，其中该第一导电部件与该第二导电部件之间的一距离小于该第三导电部件与该第四导电部件之间的一距离。该半导体元件更包括一介电层，覆盖该第一导电部件、该第二导电部件、该第三导电部件和该第四导电部件，其中该介电层具有位于该第一导电部件与该第二导电部件之间的一第一部分和位于该第三导电部件与该第四导电部件之间的一第二部分，且该第二部分的一高度大于该第一部分的一高度。
4、在一实施例中，该第二部分的该高度大致上相同于该第三导电部件的一高度。在一实施例中，该介电层的该第二部分的一宽度大于该介电层的该第一部分的一宽度。在一实施例中，该半导体元件更包括一第一间隙壁，环绕该第一导电部件；一第二间隙壁，环绕该第二导电部件；一第三间隙壁，环绕该第三导电部件；以及一第四间隙壁，环绕该第四导电部件，其中该气隙位于该第一间隙壁与该第二间隙壁之间。在一实施例中，该介电层的该第二部分与该第三间隙壁之间的一接触面积大于该介电层的该第一部分与该第一间隙壁之间的一接触面积。在一实施例中，该半导体元件更包括一能量移除结构，设置于该第一间隙壁与该第二间隙壁之间且被该介电层的该第一部分所覆盖，其中该气隙被该能量移除结构所包围。
5、本公开的又另一实施例提供一种半导体元件的制备方法。该方法包括在一半导体基板上方形成一第一导电部件、一第二导电部件、一第三导电部件和一第四导电部件，其中该第一导电部件和该第二导电部件形成于该半导体基板的一图案密集区上方，且该第三导电部件和该第四导电部件形成于该半导体基板的一图案稀疏区上方。该方法也包括在该第一导电部件、该第二导电部件、该第三导电部件和该第四导电部件上方沉积一介电层，其中该介电层的一第一部分延伸于该第一导电部件与该第二导电部件之间，使得该介电层的该第一部分通过一气隙与该半导体基板分隔，而该介电层的一第二部分延伸于该第三导电部件与该第四导电部件之间，使得该介电层的该第二部分与该半导体基板直接接触。
6、在一实施例中，该介电层的该第二部分的一最底部宽度大于该介电层的该第一部分的一最底部宽度。在一实施例中，该方法更包括在沉积该介电层之前，形成环绕该第一导电部件的一第一间隙壁、环绕该第二导电部件的一第二间隙壁、环绕该第三导电部件的一第三间隙壁、和环绕该第四导电部件的一第四间隙壁。在一实施例中，该方法更包括在沉积该介电层之前，进行一沉积制程以选择性地在该图案密集区内的该第一间隙壁与该第二间隙壁之间形成一能量移除层，而不将该能量移除层沉积于该图案稀疏区内的该第三间隙壁与该第四间隙壁之间。在一实施例中，形成该介电层以覆盖该能量移除层，且该方法更包括进行一热处理制程以去除该能量移除层，使得该气隙被该第一间隙壁、该第二间隙壁、该介电层的该第一部分和该半导体基板所包围。在一实施例中，形成该介电层以覆盖该能量移除层，且该方法更包括进行一热处理制程以将该能量移除层转变成一能量移除结构，其中该气隙被该能量移除结构所包围，且该能量移除结构比该能量移除层更致密。在一实施例中，该第一导电部件、该第二导电部件、该第三导电部件和该第四导电部件的形成包括：在该半导体基板上方形成一掺杂氧化层；蚀刻该掺杂氧化层以形成露出该半导体基板的多个开口；在该等开口内形成该第一导电部件、该第二导电部件、该第三导电部件和该第四导电部件；以及在沉积该介电层之前去除该掺杂氧化层。
7、本公开提供一种半导体元件的实施例。该半导体元件包括位于一半导体基板的一图案密集区和一图案稀疏区上方的多个导电部件和一介电层。该介电层具有位于该图案密集区内的多个导电部件之间的一第一部分、和位于该图案稀疏区内的多个导电部件之间的一第二部分。该介电层的该第一部分通过一气隙与该半导体基板分隔，且该介电层的该第二部分与该半导体基板直接接触。因此，可降低该图案密集区的多个导电部件之间的寄生电容。结果，可提升元件的整体性能。
8、上文已相当广泛地概述本公开的特征及技术优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其他特征和优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例作为修改或设计其他结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
1.一种半导体元件的制备方法，包括：
2.如权利要求1所述的半导体元件的制备方法，其中该介电层的该第二部分的一最底部宽度大于该介电层的该第一部分的一最底部宽度。
3.如权利要求1所述的半导体元件的制备方法，其中该第一导电部件和该第二导电部件形成于该半导体基板的一图案密集区上方，且该第三导电部件和该第四导电部件形成于该半导体基板的一图案稀疏区上方。
4.如权利要求3所述的半导体元件的制备方法，更包括：
5.如权利要求4所述的半导体元件的制备方法，更包括：
6.如权利要求5所述的半导体元件的制备方法，其中形成该介电层以覆盖该能量移除层，且该方法更包括：
7.如权利要求5所述的半导体元件的制备方法，其中形成该介电层以覆盖该能量移除层，且该方法更包括：
8.如权利要求1所述的半导体元件的制备方法，其中该第一导电部件、该第二导电部件、该第三导电部件和该第四导电部件的形成包括：
