本公开涉及半导体结构，更具体地涉及静电放电器件和制造方法。
背景技术：
1、静电放电(esd)器件保护集成电路免受由例如接触、电气短路或电介质击穿引起的突发电流的影响。esd器件因此可以保护集成电路免于故障。esd器件有多种不同的结构，例如电阻器、熔丝等。
2、esd器件需要针对高电压应用处于具有高电流性能和高保持电压(vh)的esd安全窗口中。例如，保持电压需要高于工作电压，否则器件将不会在克服esd应力导通之后关断并且在正常操作期间释放esd应力。在这种情况下，电流将放电，集成电路可能会损坏。
3、然而，针对高电压esd需求同时满足高电流性能和高保持电压非常具有挑战性。例如，一般在高电流性能和高保持电压之间存在折衷。也就是，常规器件通常提供或者高电流性能或者高保持电压。示例性地，高电压pnp可以提供相对较高的保持电压控制，但不能提供高电流性能，而低电压/高电压可控硅整流器(scr)可以提供相对较高的电流性能，但不能提供高保持电压控制。
技术实现思路
1、在本公开的一方面，一种结构包括：第一掺杂剂类型的半导体材料；位于所述半导体材料中的包括第二掺杂剂类型的第一阱；位于所述第一阱中的浮置阱，所述浮置阱包括所述第一掺杂剂类型；以及所述第二掺杂剂类型的扩散区，其与所述浮置阱相邻并与所述第一阱电接触。
2、在本公开的一方面，一种结构包括：位于衬底材料中的竖直npn器件，所述竖直npn器件包括位于所述npn器件的p+阱内的内部电阻器；以及竖直pnpn器件，其位于所述衬底中并且通过半导体层的掩埋层电连接到所述npn器件。
3、在本公开的一方面，一种方法包括：在包括第一掺杂剂类型的半导体材料中形成包括第二掺杂剂类型的第一阱；在所述第一阱中形成浮置阱，所述浮置阱包括所述第一掺杂剂类型；以及形成与所述浮置阱相邻并与所述第一阱电接触的所述第二掺杂剂类型的扩散区。
1.一种结构，包括：
2.根据权利要求1所述的结构，其中，所述第一掺杂剂类型是n+掺杂剂，所述第二掺杂剂类型是p+掺杂剂。
3.根据权利要求1所述的结构，其中，所述第一阱包括电连接到阴极的内部阱电阻和与所述浮置阱相邻的所述扩散区。
4.根据权利要求3所述的结构，还包括：位于所述第一阱下方的n+型掩埋层。
5.根据权利要求4所述的结构，其中，所述掩埋层是被掺杂剂类型与所述掩埋层相反的区域分开的不连续掩埋层。
6.根据权利要求3所述的结构，还包括：位于所述第一阱内的n+扩散区，所述n+扩散区和所述第一扩散区连接到所述阴极。
7.根据权利要求6所述的结构，还包括：位于所述n+扩散区和所述第一扩散区之间的浅沟槽隔离结构，其中，所述n+扩散区、所述第一阱和所述半导体材料形成竖直npn器件。
8.根据权利要求6所述的结构，还包括：与所述内部阱电阻串联的二极管，所述二极管形成在所述n+扩散区和所述第一阱之间。
9.根据权利要求4所述的结构，还包括：pnpn器件，其连接到阳极并通过所述n+型掩埋层电连接到所述第一阱。
10.根据权利要求9所述的结构，其中，所述pnpn器件是竖直可控硅整流器(scr)pnpn器件。
11.根据权利要求2所述的结构，其中，所述第一阱包括内部电阻，所述内部电阻电连接到与所述浮置阱相邻的所述扩散区和基极，其中所述第一阱中的第二扩散区连接到发射极，第三扩散区连接到集电极。
12.根据权利要求11所述的结构，还包括：位于所述发射极和n+阱之间的浅沟槽隔离结构，其中连接到所述集电极的所述第三扩散区位于所述n+阱中。
13.根据权利要求11所述的结构，还包括：位于所述发射极和n+阱之间的多晶硅材料，其中连接到所述集电极的所述第三扩散区位于所述n+阱中。
14.一种结构，包括：
15.根据权利要求14所述的结构，其中，所述竖直npn器件包括电连接在所述p+阱内的所述内部电阻器和阴极之间的p+扩散区，以及所述竖直pnpn器件电连接到阳极。
16.根据权利要求15所述的结构，其中，所述半导体层的掩埋层包括由p+掺杂剂类型分隔开的n+掺杂剂类型的不连续层。
17.根据权利要求15所述的结构，其中，所述竖直npn器件包括位于所述p+阱内并且与所述p+扩散区相邻的n阱。
18.根据权利要求15所述的结构，还包括：将连接到所述阴极和所述阳极的阱分隔开的浅沟槽隔离结构。
19.根据权利要求15所述的结构，还包括：位于所述p+阱内的浮置p+扩散区和位于所述浮置p+扩散区之上的硅化物阻挡层。
20.一种方法，包括：
