本申请涉及数字电路，尤其涉及一种时钟系统、芯片、芯片系统、电路板及电子装置。
背景技术：
1、时钟网格已经广泛应用于芯片的时钟分布策略来降低整体芯片的时钟延迟和时钟偏差，提升芯片的性能，在时钟网格的基础上，芯片的设计方案通常采用触发器作为流水线寄存器，并采用集成时钟门控作为低功耗实现方案，但这样的方式的动态功耗占比较大，随着芯片对高速低功耗的要求越来越高，降低时钟系统的功耗成为亟需解决的一个主要问题。
技术实现思路
1、本申请实施例提供了一种时钟系统、芯片、芯片系统、电路板及电子装置，用以改善时钟系统的功耗较高的问题。
2、为了改善上述问题，本申请实施例采用的方案如下：
3、第一方面，本申请实施例提供了一种时钟系统，包括脉冲锁存器，脉冲锁存器挂载在时钟网格的挂载点上；一级时钟门控电路，连接在挂载点与脉冲锁存器之间，一级时钟门控电路包括分立的第一锁存器和至少一个脉冲门控单元，第一锁存器和脉冲门控单元分立设置，至少一个脉冲门控单元与第一锁存器连接，第一锁存器的使能端用于接收第一使能信号，第一锁存器的时钟端用于接收时钟网格提供的第一时钟信号；脉冲门控单元包括第一与门和脉冲发生器，第一与门用于将时钟网格提供的第二时钟信号和第一锁存器输出的信号相与，输出第一时钟门控信号；脉冲发生器用于根据第一时钟门控信号生成第一脉冲时钟信号。
4、本申请实施例提供的时钟系统，采取分立的第一锁存器和脉冲门控单元替代集成时钟门控，由于第一锁存器和脉冲门控单元分立设置，因此在做时钟控克隆时可以无须克隆整个时钟门控电路，只需要克隆第一与门和脉冲发生器即可，无须将第一锁存器一并克隆，也即是说，多个脉冲门控单元可以连接同一个第一锁存器，因此可以减少器件数量，减小器件占用面积，降低功耗，此外，采用脉冲锁存器替代触发器作为流水线寄存器，构建全锁存器结构的时序路径，由于锁存器的动态功耗相对于触发器而言较低，因此可以降低时钟系统的整体功耗。
5、在一种可能的实现方式中，时钟门控电路还包括二级时钟门控电路，二级时钟门控电路设置于一级时钟门控电路与脉冲锁存器之间，二级时钟门控电路包括分立的第二锁存器和至少一个第二与门，第二锁存器和第二与门分立设置，至少一个第二与门与第二锁存器连接；第二锁存器的使能端用于接收第二使能信号，第二锁存器的时钟端用于接收第一脉冲时钟信号；第二与门用以将第一脉冲时钟信号和第二锁存器输出的信号相与，将相与后的信号向脉冲锁存器传输。本申请实施例提供的时钟系统，时钟门控电路可以分为两级结构或者还可以为多级结构，以二级时钟门控电路为例，二级时钟门控电路可以引入第二使能信号，第二使能信号和第一使能信号可以共同实现对时钟信号的门控，因此可以增加时钟门控信号的调节粒度。
6、在一种可能的实现方式中，时钟系统包括多个脉冲锁存器，脉冲锁存器在时钟网格的挂载的位置以聚类算法的方式确定。利用聚类算法的方式确定脉冲锁存器的挂载位置，归属于同一个时钟门控电路的多个脉冲锁存器聚类在一起，使这些脉冲锁存器的位置更集中，这样可以减少分散或者克隆时钟门控电路的数量，可以降低时钟系统的整体功耗。
7、在一种可能的实现方式中，一级时钟门控电路以主从模式设置，其中，第一锁存器为主器件，脉冲门控单元为从器件，一个所述主器件连接一个或多个所述从器件。
8、在一种可能的实现方式中，二级时钟门控电路以主从模式设置，其中，第二锁存器为主器件，第二与门为从器件，一个所述主器件连接一个或多个所述从器件。
9、在一种可能的实现方式中，一级时钟门控电路、二级时钟门控电路的第二锁存器固定设置在时钟网格下，二级时钟门控的第二与门游离设置在第二锁存器周围的设定区域内。
10、在一种可能的实现方式中，时钟系统还包括时钟源、时钟树及时钟网格，时钟源通过时钟树与时钟网格连接，脉冲锁存器挂载在时钟网格的挂载点上。
11、第二方面，本申请实施例提供了一种芯片，芯片包括运算电路以及如第一方面任一种实现方式提供的时钟系统，时钟系统用于为运算电路提供时钟信号。
12、第三方面，本申请实施例提供了一种芯片系统，芯片系统包括外围电路以及第二方面提供的芯片，外围电路与芯片连接。
13、第四方面，本申请实施例提供了一种电路板，电路板包括基板以及设置在基板上的芯片系统，芯片系统为第三方面所提供的芯片系统。
14、第五方面，本申请实施例还提供了一种电子设备，电子设备包括电路板以及与电路板电连接的芯片，其中芯片为如第二方面提供的芯片。
1.一种时钟系统，其特征在于，包括：
2.根据权利要求1所述的时钟系统，其特征在于，所述时钟门控电路还包括二级时钟门控电路，所述二级时钟门控电路设置于所述一级时钟门控电路与所述脉冲锁存器之间，所述二级时钟门控电路包括第二锁存器和至少一个第二与门，所述第二锁存器和所述第二与门分立设置，至少一个所述第二与门与所述第二锁存器连接；
3.根据权利要求1或2所述的时钟系统，其特征在于，所述时钟系统包括多个脉冲锁存器，所述脉冲锁存器在所述时钟网格的挂载的位置以聚类算法的方式确定。
4.根据权利要求1～3任一项所述的时钟系统，其特征在于，所述一级时钟门控电路以主从模式设置，其中，所述第一锁存器为主器件，所述脉冲门控单元为从器件，一个所述主器件连接一个或多个所述从器件。
5.根据权利要求2所述的时钟系统，其特征在于，所述二级时钟门控电路以主从模式设置，其中，所述第二锁存器为主器件，所述第二与门为从器件，一个所述主器件连接一个或多个所述从器件。
6.根据权利要求2所述的时钟系统，其特征在于，所述一级时钟门控电路及所述二级时钟门控电路的第二锁存器固定设置在所述时钟网格下，所述二级时钟门控的第二与门游离设置在所述第二锁存器周围的设定区域内。
7.根据权利要求1～6任一项所述的时钟系统，其特征在于，所述时钟系统还包括时钟源、时钟树以及所述时钟网格，所述时钟源通过所述时钟树与所述时钟网格连接。
8.一种芯片，其特征在于，所述芯片包括运算电路以及如权利要求1～7任一项所述的时钟系统，所述时钟系统用于为所述运算电路提供时钟信号。
9.一种芯片系统，其特征在于，所述芯片系统包括外围电路以及如权利要求8所述的芯片，所述外围电路与所述芯片连接。
10.一种电路板，其特征在于，所述电路板包括基板以及设置在所述基板上的芯片系统，所述芯片系统为如权利要求9所述的芯片系统。
11.一种电子装置，其特征在于，所述电子装置包括电路板以及与所述电路板电连接的芯片，其中所述芯片为如权利要求8所述的芯片。
