本公开涉及用于减少由于处理步骤、特别是在氮化镓(gan)半导体器件的制造中而发生的半导体晶圆基材的变形的方法和结构。
背景技术：
1、近年来，宽带隙氮化镓(gan)半导体材料及其合金(algan、ingan、alingan)被认为是用于多种应用的有前景的材料，包括在许多微电子应用中作为场效应晶体管(fet)、高电子迁移率晶体管(hemt)和二极管。gan的高击穿电场和高迁移率使得基于gan的器件适合在恶劣环境中使用，例如用于非常高的功率和微波频率，因为这些器件能够处理高电流和高电压。
2、用于gan生长和随后的gan器件制造的基材包括基于硅的基材，例如掺杂或未掺杂的硅基材、碳化硅(sic)、绝缘体上硅(soi)和蓝宝石上硅(sos)。基于硅的基材特别合适，因为它们通常是低成本且容易获得的材料。然而，使用基于硅的基材(和其它晶圆基材)用于生长gan层时存在的问题是由于材料在热膨胀率和晶格参数(晶格常数)方面的差异而产生的，通常称为晶格失配。
3、氮化镓具有与其通常沉积在其上的许多基于硅的基材材料不同的热膨胀系数(cte)。这意味着gan材料在加热或冷却期间的膨胀率将不同于基材材料的膨胀率。各层之间的热膨胀差异会导致在结构的沉积和冷却期间层状结构的形状发生大变形，从而导致沉积在基材上的gan层发生翘曲、弯曲和潜在的裂纹。当gan在高温下沉积并且沉积完成后结构经历冷却期时，通常会出现这种情况。一旦半导体层出现裂纹和/或整体结构翘曲或弯曲，它就不再适合器件制造及其预期的最终应用。
4、除了热失配之外，gan的晶格常数也不同于硅(和其它基材材料)的晶格常数，这导致这些材料之间存在晶格失配。晶格失配会导致gan层中晶体缺陷的形成，并且这些缺陷最终会在沉积层内传播，并对所得半导体器件的性能产生负面影响。与这些缺陷无关，如果由于晶格失配导致外延gan层上存在大应变，也可能会发生结构的翘曲和弯曲。这种应变发生在gan层生长期间，在极高的温度下，并有助于翘曲和弯曲，而与热膨胀差异已经发生的变形无关。
5、这些缺陷和变形问题过去通常通过在gan生长之前并入沉积在基材上的缓冲层来解决。这些缓冲层可以包括aln成核层和/或分级alxga1-xn层，其中0<x<1。然而，在gan沉积之前并入缓冲层仅有助于减轻薄gan膜的变形，而预期的gan器件仅需要薄膜层。对于需要厚gan层(例如10μm或更高)来制造的器件来说，变形问题仍然存在。
6、结构发生弯曲和翘曲的程度在很大程度上取决于沉积的gan层的厚度，沉积层越厚，最终半导体结构中的翘曲或弯曲程度就越高。因此，仍然需要减少具有厚gan沉积层的gan半导体结构的工艺变形(process deformation)的方法。
技术实现思路
1、本文描述的是用于减少氮化镓(gan)半导体器件在其制造工艺期间的工艺变形的方法和结构。更特别地，本文公开的方法和结构抵消并减少了在厚gan层器件的制造期间发生的半导体基材的弯曲和翘曲。
2、在一个实施方案中，公开了一种减少氮化镓(gan)半导体器件在制造工艺期间的工艺或最终变形的方法。所述方法包括在半导体基材的至少一个表面上形成至少一个多层结构以及在半导体基材上沉积氮化镓(gan)半导体层。通过在所述半导体基材的至少一个表面上施加第一非晶层来形成所述至少一个多层结构，所述第一非晶层具有第一热膨胀系数(cte)，并在所述第一非晶层上施加第二非晶层，所述第二非晶层具有不同于第一热膨胀系数的第二热膨胀系数。
3、在一些实施方案中，所述第一非晶层材料可选自sin、sicxo(1-x)、sic、sinxo(1-x)、al2o3、和cr2o3、或其组合，其中0＜x＜1，并且所述第二非晶层材料选自sio2、sicxn(1-x)、或其组合，其中0＜x＜1。在给定的实施方案中，选择这些材料使得所述第一非晶层的cte大于其沉积在其上的所述基材层，并且所述第二非晶层的cte小于所述基材层。选择所述第一和第二非晶层的沉积温度，使得其能够有效地对抗在器件制造期间在加热和冷却期间发生的变形。
4、在一个实施方案中，所述第一非晶层的沉积温度在约200℃-400℃。所述第二非晶层在约800℃-1100℃的温度范围沉积。
5、公开了其它实施方案，其中用于减少所述晶圆基材中的变形的多层结构可以沉积在基材的各个表面上，包括顶侧表面。例如，多层结构沉积在基材的顶侧上。在该实施方案中，使用具有基材基底层、绝缘体层和硅顶层的soi基材。在所述沉积绝缘体层和硅顶层之前，可以在所述硅基底层上沉积第一非晶层，随后在所述第一非晶层上沉积第二非晶层。还可以沉积其它附加的非晶层，其中沉积三层、四层、五层、六层等，以抵消和减轻基材变形。例如，首先沉积具有大于硅基底层的cte的两个或三个不同的非晶层，然后沉积具有小于硅基底层的cte的材料的另外两个或三个非晶层。
6、还公开了根据本文描述的方法制造的半导体器件，其具有用于变形补偿目的的多层结构。在一个实施方案中，公开了具有在半导体基材的至少一个表面上形成的至少一个多层结构以及氮化镓(gan)半导体层的半导体器件。
7、选定的定义
8、如本文所用，术语“基于硅的基材”是指包括硅表面的任何基材。本文提及的硅基基材的实例包括几乎完全由硅形成的基材，例如体硅晶圆。另外，硅基基材也指绝缘体上硅(soi)基材，其具有硅-绝缘体-硅的分层设计，其中绝缘体层通常是sio2，以及薄晶体硅顶层。术语硅基基材还包括蓝宝石上硅基材(sos)，或任何具有硅顶层的通用基材，例如具有与另一种材料(例如金刚石、aln或其它多晶材料)结合的硅晶圆的复合型基材。
9、如本文所用，对半导体基材的“表面”或“至少一个表面”的提及可指包含多个基材层的半导体基材的底侧表面、顶侧表面或层间表面。例如，在绝缘体上硅(soi)型基材中，表面可以被定义为硅基底层的底侧表面，晶圆的顶侧表面指的是与底侧相对的任何表面，或soi基材的内表面，例如体硅基底层和绝缘体层之间的表面，或者绝缘体层和顶硅层之间的表面。或者在通用基材具有硅顶层的配置中，表面也可以指通用基材和硅顶层之间的内表面。
10、如本文所用，半导体基材的“底侧”是指与半导体层沉积侧相对的基材侧。“顶侧”是指通常发生半导体层沉积的基材的一般侧。本公开中使用的术语“顶侧”不仅仅意味着沉积在最上面的基材层上的层，而是可以包括与底侧相对但为基材内的夹层的层的沉积，例如在soi基材内的情况。
11、如本文所用，术语“工艺变形”是指在诸如加热、沉积/生长步骤或冷却步骤的处理步骤期间发生的基材或器件的结构偏差。术语“最终变形”是指所有处理步骤结束后在基材或器件上产生的结构偏差。
12、术语“热膨胀系数”或“热膨胀的系数”或“cte”是指相同的参数，并且在整个公开中可以互换使用。这些术语是指特定材料每度温度的膨胀或收缩的度量。
13、术语“约”与数值结合使用以包括本领域技术人员预期的测量中的正常变化，并且应理解为具有与“大约”相同的含义并且覆盖典型的误差幅度，例如规定值的±15％、±10％、±5％、±1％、±0.5％、或甚至±0.1％。术语“约”还涵盖由于由特定初始组合物产生的组合物的不同平衡条件而不同的量。无论是否被术语“约”修饰，权利要求都包括数量的等同物。
14、应当注意的是，如本说明书和所附权利要求中所使用的，单数形式“一”、“一个”和“该”包括复数指示物，除非内容明确地另有说明。因此，例如，提及含有“化合物”的组合物包括具有两种或更多种彼此相同或不同的化合物。还应当注意的是，术语“或”通常以其包括“和/或”的含义使用，除非内容明确地另有说明。如本文所用，“和/或”是指并涵盖一个或多个相关列出项的任何和所有可能的组合，以及当以替代方式解释时缺乏组合(“或”)。
15、为了简洁和简明起见，本说明书中提出的值的任何范围考虑了该范围内的所有值，并且应被解释为对引用具有为所讨论的指定范围内的实数值的端点的任何子范围的权利要求的支持。通过假设的说明性实例，本说明书中的1至5的范围的公开应被视为支持对以下范围中的任一个的权利要求：1-5；1-4；1-3；1-2；2-5；2-4；2-3；3-5；3-4；和4-5。
16、本文使用术语“基本上”来表示可归因于任何定量比较、值、测量或其它表示的固有不确定性程度。本文还使用术语“基本上”来表示定量表示可以与规定的参考不同而不导致所讨论主题的基本功能改变的程度。
17、本文使用的术语“包含”(“comprise”、“comprises”和“comprising”)指定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
18、如本文所用，过渡短语“基本上由......组成”意味着权利要求的范围应被解释为涵盖权利要求中记载的特定材料或步骤以及不实质上影响所要求保护的发明的基本和新颖特征的那些材料或步骤。因此，当在本发明的权利要求中使用术语“基本上由......组成”时，并不旨在解释为等同于“包含”。
19、如本文所用，术语“增加”(“increase”、“increasing”、“increased”)、“增强”(“enhance”、“enhanced”、“enhancing”和“enhancement”)(及其语法变体)描述了与对照相比至少约1％、5％、10％、15％、25％、50％、75％、100％、150％、200％、300％、400％、500％或更高的升高。
20、如本文所用，术语“减少”(“reduce”、“reduced”、“reducing”、“reduction”)、“降低”(“diminish”)、“减少”(“decrease”)(及其语法变体)描述例如与对照相比至少约1％、5％、10％、15％、20％、25％、35％、50％、75％、80％、85％、90％、95％、97％、98％、99％或100％的减少。在特定实施方案中，减少可以导致没有或基本上没有(即，不显著的量，例如，小于约10％或甚至5％或甚至1％)可检测的活性或量。
21、术语“优选”和“优选地”指的是在某些情况下可以提供某些益处的实施方案。然而，在相同或其它情况下，其它实施方案也可以是优选的。此外，对一个或多个优选实施方案的叙述并不意味着其它实施方案没有用，并且并不旨在将其它实施方案排除在本公开的范围之外。
22、本文使用的术语“之上”、“之下”、“之间”和“之上”是指一个部件或材料相对于其它部件或材料的相对位置，其中这种物理关系值得注意。例如，就材料而言，一种材料或设置在另一种材料之上或之下的材料可以直接接触或者可以具有一种或多种居间材料。此外，设置在两种材料或多种材料之间的一种材料可以直接与两层接触或者可以具有一个或多个中间层。相反，第一材料或第二材料“上”的材料与该第二材料直接接触。在组件装配的情况下也存在类似的区别。
23、如贯穿本说明书以及权利要求书中所使用的，由术语“至少一个”或“一个或多个”连接的项目列表可以表示所列出的术语的任意组合。例如，短语“x、y或z中的至少一个”可以指x；y；z；x和y；x和z；y和z；或x、y和z。
1.一种减少氮化镓(gan)半导体器件的工艺和最终变形的方法，所述方法包括：
2.根据权利要求1所述的方法，其中所述第一热膨胀系数大于所述半导体基材的热膨胀系数，并且其中所述第二热膨胀系数小于所述半导体基材的热膨胀系数。
3.根据权利要求1所述的方法，其中所述半导体基材包括基于硅的基材、绝缘体上硅(soi)基材、碳化硅(sic)基材、蓝宝石上硅基材(sos)基材、键合硅基材、或掺杂或未掺杂硅基材、蓝宝石基材、金刚石基材、或其组合中的至少一种。
4.根据权利要求1所述的方法，其中所述第一非晶层包括选自sin、sicxo(1-x)、sic、sinxo(1-x)、al2o3、和cr2o3、或其组合的一个或多个层，其中0＜x＜1，并且所述第二非晶层包括选自sio2、sicxn(1-x)、或其组合的一个层或多个层，其中0＜x<1。
5.根据权利要求4所述的方法，其中所述第一非晶层包括sin并且在约200℃至400℃的温度范围沉积，并且所述第二非晶层包括在约800℃至1100℃的温度范围沉积的sio2。
6.根据权利要求1所述的方法，其中所述至少一个多层结构形成在所述半导体基材的底侧上、或在半导体基材的顶侧上、或其组合上。
7.根据权利要求1所述的方法，其中所述半导体基材包括绝缘体上硅(soi)基材，并且其中所述至少一个多层结构形成在所述半导体基材的硅基底层和sio2绝缘体层之间。
8.根据权利要求1所述的方法，其中形成至少一个多层结构包括：在所述半导体基材的底侧上形成第一多层结构并且在所述半导体基材的顶侧上形成第二多层结构，其中所述第二多层结构位于半导体基材的绝缘体层或硅顶层与基底层之间。
9.根据权利要求1所述的方法，其中所述第一非晶层和第二非晶层具有约0.1μm至30μm的厚度。
10.根据权利要求1所述的方法，其进一步包括基于所述氮化镓(gan)半导体层的预定合意厚度来计算所述第一非晶层和第二非晶层的沉积厚度和/或沉积温度。
11.根据权利要求1所述的方法，其中所述氮化镓(gan)半导体器件的最终变形小于约50μm。
12.一种制造氮化镓(gan)半导体器件的方法，所述方法包括：
13.根据权利要求12所述的方法，其中所述第一非晶层和第二非晶层在约200℃至400℃的温度下沉积，并且所述第三非晶层和第四非晶层在约800℃至1000℃的温度下沉积。
14.根据权利要求12所述的方法，其中所述氮化镓(gan)层以约1μm-100μm的厚度沉积。
15.根据权利要求12所述的方法，其中在所述半导体基材的底侧上沉积第一多层结构，并且在所述半导体基材的顶侧上沉积第二多层结构。
16.一种半导体器件，其包括：
17.根据权利要求16所述的半导体器件，其中所述至少一个多层结构包括在所述半导体基材的底侧上的第一多层结构和在所述半导体基材的顶侧上的第二多层结构。
18.根据权利要求16所述的半导体器件，其中所述第一非晶层和/或第二非晶层包括sio2、sicxn(1-x)、sin、sicxo(1-x)、sic、sinxo(1-x)、al2o3、和cr2o3、或其组合的一个或多个层，其中0<x<1。
19.根据权利要求16所述的半导体器件，其中所述氮化镓(gan)半导体层具有约1μm-100μm的厚度，并且所述半导体器件具有小于约50μm的最终变形。
20.根据权利要求16所述的半导体器件，其中所述第一非晶层或第二非晶层具有约0.1μm至30μm的厚度。
