本技术涉及通信，尤其涉及一种寄存器信息获取方法、装置、电子设备及存储介质。
背景技术：
1、处理器的寄存器如cpu(central processing unit，中央处理器)内核寄存器是cpu内部用于存放数据的一些存储区域，可用于暂存参与运算的数据和运算结果以及cpu运行信息等，例如，csr(configuration and status register，控制和状态寄存器)和msr(model specific registers，特殊模块寄存器)都是cpu内核寄存器。msr用于控制cpu运行、功能开关、调试、跟踪程序执行、检测cpu性能等，在cpu内部，可通过引入rdmsr(读)和wrmsr(写)两个指令来读写msr，msr可监视cpu的状态。csr用于配置和记录cpu的一些运行状态信息，csr可存储cpu的配置信息和io(input output，输入输出)接口状态信息。
2、在cpu出现故障时，尤其是不容易复位的故障，故障相关的信息会被记录在msr和csr等cpu内核寄存器中，在cpu外部，可提供smbus(system management bus，系统管理总线)接口供外部设备获取cpu内核寄存器信息。
3、相关技术中，主要通过以下三种方式获取cpu内核寄存器信息：
4、第一种方式：在cpu上部署专用软件访问并记录cpu内核寄存器信息，这种方式是通过cpu指令获取cpu内核寄存器信息的，无需增加硬件成本，然而，当cpu发生灾难性故障而导致cpu挂死时，专用软件将无法使用，从而导致无法获取cpu内核寄存器中存储的故障信息。
5、第二种方式：在cpu所属网络设备或服务器上部署bmc(baseboard managercontroller，基板管理控制器)系统，当cpu发生故障而挂死后，bmc系统可以第一时间通过smbus接口获取cpu内核寄存器信息，为分析cpu故障的原因提供依据，然而，针对bmc系统的部署需要提前设计规划，会增加硬件成本和部署难度。
6、第三种方式：将专用smbus适配器一端通过smbus总线与cpu相连，将smbus适配器另一端通过usb接口与故障分析设备相连接，并在故障分析设备端运行专用故障分析软件从cpu获取cpu内核寄存器信息并进行故障分析，由于这种专用smbus适配器和专用故障分析软件的在使用时需要保持住故障现场，等待运维人员安装专用smbus适配器和专用故障分析软件后才可使用，比较适合在测试场景中对cpu内核寄存器信息的获取与记录，但不适合在实际业务场景中使用，且由于需要使用专用smbus适配器，也增加了硬件成本。
7、因此，如何在不增加硬件成本的前提下，实现对cpu内核寄存器信息的获取与记录成为现有技术中亟待解决的技术问题之一。
技术实现思路
1、为了解决背景技术中的问题，本技术提供了一种寄存器信息获取方法、装置、电子设备及存储介质，在不增加硬件成本的同时实现了对cpu内核寄存器信息的获取与记录。
2、第一方面，本技术实施例提供了一种寄存器信息获取方法，应用于硬件设备，所述硬件设备包括处理器和集成电路ic芯片，所述方法包括：
3、所述ic芯片获取处理器故障检测信号；
4、若基于所述处理器故障检测信号确定满足故障信息获取条件，则获取所述处理器的寄存器信息，所述处理器的寄存器信息包含所述处理器的故障相关信息；
5、将所述处理器的寄存器信息存储至预设非易失性存储区域。
6、在一种可能的实施方式中，所述处理器故障检测信号包括处理器故障信号和平台复位信号；
7、所述基于所述处理器故障检测信号确定满足故障信息获取条件，具体包括：
8、若确定所述处理器故障信号为低电平且所述平台复位信号为高电平，则确定满足所述故障信息获取条件。
9、在一种可能的实施方式中，所述处理器故障检测信号包括系统复位信号；
10、所述基于所述处理器故障检测信号确定满足故障信息获取条件，具体包括：
11、若确定所述系统复位信号为低电平，则确定满足所述故障信息获取条件。
12、在一种可能的实施方式中，当所述ic芯片为复杂可编程逻辑器件cpld时，所述预设非易失性存储区域包括所述cpld的用户闪存ufm；或者，
13、当所述ic芯片为现场可编程逻辑门阵列fpga时，所述预设非易失性存储区域包括带电可擦可编程只读存储器eeprom；或者，
14、当所述ic芯片为微控制单元mcu器件时，所述预设非易失性存储区域包括带电可擦可编程只读存储器eeprom。
15、在一种可能的实施方式中，当确定所述系统复位信号为低电平时，所述方法还包括：
16、若确定所述处理器的当前运行状态满足复位条件，则对所述处理器进行复位；
17、若确定所述处理器的当前运行状态不满足复位条件，则在获取所述处理器的寄存器信息后，对所述处理器进行复位。
18、在一种可能的实施方式中，所述确定所述处理器的当前运行状态满足复位条件，具体包括：
19、若所述处理器当前运行状态为bios处于未启动状态，则确定所述处理器当前运行状态满足复位条件。
20、在一种可能的实施方式中，所述ic芯片的寄存器中包含所述硬件设备的硬件信息；
21、所述将所述处理器的寄存器信息存储至预设非易失性存储区域，具体包括：
22、将获取的所述处理器的寄存器信息在所述ic芯片的随机存取存储器ram中进行缓存；以及
23、待所述处理器的寄存器信息获取完毕后，将所述处理器的寄存器信息和所述硬件信息存储至所述预设非易失性存储区域。
24、在一种可能的实施方式中，所述ic芯片的所述寄存器中还包括所述预设非易失性存储区域的数据写入标志信息和数据读取标志信息；
25、所述方法还包括：
26、接收外部设备发送的更新后的数据读取标志信息，所述更新后的数据读取标志信息标识已读取所述处理器的寄存器信息，其中，所述更新后的数据读取标志信息是所述外部设备在确定所述ic芯片的寄存器中的所述数据写入标志信息标识所述预设非易失性存储区域已写入所述处理器的寄存器信息且所述数据读取标志信息标识未读取所述处理器的寄存器信息时，读取所述预设非易失性存储区域中包含的所述处理器的寄存器信息和所述硬件信息后发送的。
27、在一种可能的实施方式中，所述方法，还包括：
28、在确定所述硬件设备或所述ic芯片重启后，从所述预设非易失性存储区域提取存储的所述处理器的寄存器信息和所述硬件信息；以及
29、将所述处理器的寄存器信息和所述硬件信息发送至所述ic芯片的ram中进行缓存，以供所述外部设备读取。
30、第二方面，本技术实施例提供了一种寄存器信息获取装置，应用于硬件设备，所述硬件设备包括处理器和集成电路ic芯片，所述装置包括：
31、第一获取单元，用于获取处理器故障检测信号；
32、第二获取单元，用于若基于所述处理器故障检测信号确定满足故障信息获取条件，则获取处理器的寄存器信息，所述处理器的寄存器信息包含所述处理器的故障相关信息；
33、存储单元，用于将所述处理器的寄存器信息存储至预设非易失性存储区域。
34、在一种可能的实施方式中，所述处理器故障检测信号包括处理器故障信号和平台复位信号；
35、所述第二获取单元，具体用于若确定所述处理器故障信号为低电平且所述平台复位信号为高电平，则确定满足所述故障信息获取条件。
36、在一种可能的实施方式中，所述处理器故障检测信号包括系统复位信号；
37、所述第二获取单元，具体用于若确定所述系统复位信号为低电平，则确定满足所述故障信息获取条件。
38、在一种可能的实施方式中，当所述ic芯片为复杂可编程逻辑器件cpld时，所述预设非易失性存储区域包括所述cpld的用户闪存ufm；或者，
39、当所述ic芯片为现场可编程逻辑门阵列fpga时，所述预设非易失性存储区域包括带电可擦可编程只读存储器eeprom；或者，
40、当所述ic芯片为微控制单元mcu器件时，所述预设非易失性存储区域包括带电可擦可编程只读存储器eeprom。
41、在一种可能的实施方式中，当确定所述系统复位信号为低电平时，所述装置还包括：
42、复位单元，用于若确定所述处理器的当前运行状态满足复位条件，则对所述处理器进行复位；若确定所述处理器的当前运行状态不满足复位条件，则在获取所述处理器的寄存器信息后，对所述处理器进行复位。
43、在一种可能的实施方式中，所述复位单元，具体用于若所述处理器当前运行状态为bios处于未启动状态，则确定所述处理器当前运行状态满足复位条件。
44、在一种可能的实施方式中，所述ic芯片的寄存器中包含所述硬件设备的硬件信息；
45、所述存储单元，具体用于将获取的所述处理器的寄存器信息在所述ic芯片的随机存取存储器ram中进行缓存；以及待所述处理器的寄存器信息获取完毕后，将所述处理器的寄存器信息和所述硬件信息存储至所述预设非易失性存储区域。
46、在一种可能的实施方式中，所述ic芯片的所述寄存器中还包括所述预设非易失性存储区域的数据写入标志信息和数据读取标志信息；
47、所述装置还包括：
48、接收单元，用于接收外部设备发送的更新后的数据读取标志信息，所述更新后的数据读取标志信息标识已读取所述处理器的寄存器信息，其中，所述更新后的数据读取标志信息是所述外部设备在确定所述ic芯片的寄存器中的所述数据写入标志信息标识所述预设非易失性存储区域已写入所述处理器的寄存器信息且所述数据读取标志信息标识未读取所述处理器的寄存器信息时，读取所述预设非易失性存储区域中包含的所述处理器寄存信息和所述硬件信息后发送的。
49、在一种可能的实施方式中，所述装置还包括：
50、提取单元，用于在确定所述硬件设备或所述ic芯片重启后，从所述预设非易失性存储区域提取存储的所述处理器的寄存器信息和所述硬件信息；
51、发送单元，用于将所述处理器的寄存器信息和所述硬件信息发送至所述ic芯片的ram中进行缓存，以供所述外部设备读取。
52、第三方面，本技术实施例提供了一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时实现本技术所述的寄存器信息获取方法。
53、第四方面，本技术实施例提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现本技术所述的寄存器信息获取方法中的步骤。
54、本技术的有益效果如下：
55、本技术实施例提供的寄存器信息获取方法、装置、电子设备及存储介质，应用于硬件设备，硬件设备包括处理器和ic(integrated circuit，集成电路)芯片，ic芯片获取处理器故障检测信号，若基于处理器故障检测信号确定满足故障信息获取条件，则获取处理器的寄存器信息，其中，处理器的寄存器信息包含处理器的故障相关信息，进而，ic芯片将获取的处理器的寄存器信息存储至预设非易失性存储区域中，相比于现有技术，本技术中，采用硬件设备中的ic芯片根据获取的处理器故障检测信号判定处理器是否处于故障状态，若判定满足故障信息获取条件，ic芯片则自动获取处理器的寄存器信息中的处理器故障相关信息并存储，这样，由于处理器故障状态的判定和处理器的寄存器信息的获取、存储均由硬件设备本身包含的ic芯片来实现，无需增加硬件成本，且当处理器出现故障时，ic芯片仍可正常运行以对处理器的寄存器信息的进行获取及存储，并且ic芯片将获取的处理器的寄存器信息存储至非易失性存储区域，即使在硬件设备断电情况下，处理器的寄存器信息也不会丢失，从而，在不增加硬件成本的同时，实现了成功对处理器的寄存器信息的获取与记录。
56、本技术的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本技术而了解。本技术的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
1.一种寄存器信息获取方法，其特征在于，应用于硬件设备，所述硬件设备包括处理器和集成电路ic芯片，所述方法包括：
2.如权利要求1所述的方法，其特征在于，所述处理器故障检测信号包括处理器故障信号和平台复位信号；
3.如权利要求1所述的方法，其特征在于，所述处理器故障检测信号包括系统复位信号；
4.如权利要求1所述的方法，其特征在于，
5.如权利要求3所述的方法，其特征在于，当确定所述系统复位信号为低电平时，所述方法还包括：
6.如权利要求5所述的方法，其特征在于，所述确定所述处理器的当前运行状态满足复位条件，具体包括：
7.如权利要求1所述的方法，其特征在于，所述ic芯片的寄存器中包含所述硬件设备的硬件信息；
8.如权利要求7所述的方法，其特征在于，所述ic芯片的所述寄存器中还包括所述预设非易失性存储区域的数据写入标志信息和数据读取标志信息；
9.如权利要求8所述的方法，其特征在于，还包括：
10.一种寄存器信息获取装置，其特征在于，应用于硬件设备，所述硬件设备包括处理器和集成电路ic芯片，所述装置包括：
11.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至9中任一项所述的寄存器信息获取方法。
12.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1至9中任一项所述的寄存器信息获取方法中的步骤。
