本技术涉及集成电路，特别是涉及一种功率控制电路及存储器。
背景技术：
1、在动态随机存取存储器(dynamic random access memory，dram)的输入/输出(input/output，i/o)电路中，会使用到大量的低阈值器件以降低电路动态功耗并提升性能。
2、低阈值器件为了实现较低的阈值电压，因此其栅极的栅氧化层会设计得较薄。但过薄的栅氧化层会导致器件的栅极电压有可能低于器件导通所需的阈值电压，从而导致器件的源极和漏极之间可能会产生微量的漏电流(即亚阈值漏电)。因此，低阈值器件的亚阈值漏电相对较高，这可能导致电路的静态功耗过高，严重影响电路的可靠性及性能。
3、传统技术中，通常采用人工调整电路参数等方式来降低亚阈值漏电，但因其在实际的应用场景中依旧存在一些不可避免的物理限制，仍然无法有效解决低阈值器件容易产生亚阈值漏电的问题，从而导致电路的静态功耗较高、可靠性较低。
技术实现思路
1、基于此，有必要提供一种能够降低电路的静态功耗、提高电路的可靠性的功率控制电路及存储器。
2、第一方面，本技术还提供了一种功率控制电路，包括：
3、数据通道，具有第一电源接收端和第二电源接收端，所述第一电源接收端被配置为接收第一电源电压；
4、第一开关管，具有控制端、第一端和第二端，所述第一开关管的第一端与所述数据通道的第二电源接收端连接，所述第一开关管的第二端被配置为接收第二电源电压；
5、控制电路，与所述第一开关管的控制端连接，被配置为在所述数据通道进行读操作或者写操作时控制所述第一开关管导通，以将所述第二电源电压传输至所述数据通道的第二电源接收端。
6、上述功率控制电路包括数据通道、第一开关管以及控制电路。其中，数据通道具有第一电源接收端和第二电源接收端，第一电源接收端被配置为接收第一电源电压。第一开关管具有控制端、第一端和第二端，第一开关管的第一端与数据通道的第二电源接收端连接，第一开关管的第二端被配置为接收第二电源电压。控制电路与第一开关管的控制端连接，被配置为在数据通道进行读操作或者写操作时控制第一开关管导通，以将第二电源电压传输至数据通道的第二电源接收端，并在数据通道未进行读操作或者写操作时控制第一开关管关断，使得数据通道的第二电源接收端仅与第一开关管的第一端相连接。由于第一开关管处于关断状态，其能够阻碍数据通道的第二电源接收端接收第二电源电压，因此能够降低数据通道的亚阈值漏电，从而能够降低电路的静态功耗、提高电路的可靠性。
7、在其中一个实施例中，所述数据通道包括反相器，所述反相器包括第一类型晶体管和第二类型晶体管，所述第一类型晶体管的控制端与所述第二类型晶体管的控制端连接以作为所述反相器的输入端，所述第一类型晶体管的第一端与所述第二类型晶体管的第一端连接以作为所述反相器的输出端，所述第一类型晶体管的第二端与所述第一电源接收端连接，所述第二类型晶体管的第二端与所述第一开关管的第一端连接。
8、在其中一个实施例中，所述第二电源电压低于所述第一电源电压，所述第一类型晶体管为p型晶体管，所述第二类型晶体管为n型晶体管。
9、在其中一个实施例中，所述第一开关管的类型与所述第二类型晶体管的类型相同。
10、在其中一个实施例中，所述第一开关管的阈值电压大于所述第二类型晶体管的阈值电压。
11、在其中一个实施例中，所述控制电路被配置为接收列地址选通信号、行地址选通信号和写命令信号，并根据所述列地址选通信号、所述行地址选通信号和所述写命令信号控制所述第一开关管导通。
12、在其中一个实施例中，所述数据通道包括数据读取通道，所述控制电路包括：
13、第一非门，输入端用于接收所述行地址选通信号；
14、第一或非门，第一输入端与所述第一非门的输出端连接，第二输入端用于接收所述列地址选通信号；
15、第一与非门，第一输入端与所述第一或非门的输出端连接，第二输入端用于接收所述写命令信号；
16、第二非门，输入端与所述第一与非门的输出端连接，输出端与所述第一开关管的控制端连接。
17、在其中一个实施例中，所述数据通道包括所述数据写入通道，所述控制电路包括：
18、第三非门，输入端用于接收所述行地址选通信号；
19、第二或非门，第一输入端与所述第三非门的输出端连接，第二输入端用于接收所述列地址选通信号；
20、第四非门，输入端用于接收所述写命令信号；
21、第二与非门，第一输入端与所述第一或非门的输出端连接，第二输入端与所述第四非门的输出端连接；
22、第五非门，输入端与所述第二与非门的输出端连接，输出端与所述第一开关管的控制端连接。
23、在其中一个实施例中，所述功率控制电路还包括：
24、防悬空电路，并联在所述第一开关管的第一端和第二端之间，用于在所述第二类型晶体管导通时，将所述第二电源电压传输至所述数据通道的第二电源接收端。
25、在其中一个实施例中，所述防悬空电路包括：
26、第二开关管，第一端与所述第一开关管的第一端连接，第二端与所述第一开关管的第二端连接，控制端与所述反相器的输出端连接。
27、在其中一个实施例中，所述第二开关管的类型与所述第二类型晶体管的类型相反。
28、在其中一个实施例中，所述数据通道包括依次级联的多个所述反相器，所述功率控制电路包括与多个所述反相器一一对应多个所述第一开关管，所述防悬空电路包括与多个所述反相器一一对应的多个所述第二开关管；每个所述第一开关管的第一端与对应的所述反相器中第二类型晶体管的第二端连接，每个所述第二开关管的第一端与对应的所述第一开关管的第一端连接，每个所述第二开关管的第二端与对应的所述第一开关管的第二端连接，每个所述第二开关管的控制端与对应的所述反相器的输出端连接。
29、在其中一个实施例中，所述数据通道包括依次级联的多个所述反相器，所述功率控制电路包括两个所述第一开关管，所述防悬空电路包括与两个所述第一开关管一一对应的两个所述第二开关管；一个所述第一开关管的第一端与奇数序所述反相器中第二类型晶体管的第二端连接，另一个所述第一开关管的第一端与偶数序所述反相器中第二类型晶体管的第二端连接；每个所述第二开关管的第一端与对应的所述第一开关管的第一端连接，每个所述第二开关管的第二端与对应的所述第一开关管的第二端连接；一个所述第二开关管的控制端与奇数序所述反相器的输出端连接，另一个所述第二开关管的控制端与偶数序所述反相器的输出端连接。
30、在其中一个实施例中，所述第二开关管的阈值电压大于或等于所述第二类型晶体管的阈值电压。
31、第二方面，本技术还提供了一种存储器，存储器包括上述任一项实施例中的功率控制电路。
32、上述存储器包括功率控制电路，功率控制电路中的控制电路在数据通道未进行读操作或者写操作时，数据通道的第二电源接收端仅与第一开关管的第一端相连接。由于第一开关管处于关断状态，其能够阻碍数据通道的第二电源接收端接收第二电源电压，因此能够降低数据通道的亚阈值漏电，从而能够降低电路的静态功耗、提高电路的可靠性。
1.一种功率控制电路，其特征在于，包括：
2.根据权利要求1所述的功率控制电路，其特征在于，所述数据通道包括反相器，所述反相器包括第一类型晶体管和第二类型晶体管，所述第一类型晶体管的控制端与所述第二类型晶体管的控制端连接以作为所述反相器的输入端，所述第一类型晶体管的第一端与所述第二类型晶体管的第一端连接以作为所述反相器的输出端，所述第一类型晶体管的第二端与所述第一电源接收端连接，所述第二类型晶体管的第二端与所述第一开关管的第一端连接。
3.根据权利要求2所述的功率控制电路，其特征在于，所述第二电源电压低于所述第一电源电压，所述第一类型晶体管为p型晶体管，所述第二类型晶体管为n型晶体管。
4.根据权利要求3所述的功率控制电路，其特征在于，所述第一开关管的类型与所述第二类型晶体管的类型相同。
5.根据权利要求4所述的功率控制电路，其特征在于，所述第一开关管的阈值电压大于所述第二类型晶体管的阈值电压。
6.根据权利要求4所述的延迟电路，其特征在于，所述控制电路被配置为接收列地址选通信号、行地址选通信号和写命令信号，并根据所述列地址选通信号、所述行地址选通信号和所述写命令信号控制所述第一开关管导通。
7.根据权利要求6所述的功率控制电路，其特征在于，所述数据通道包括数据读取通道，所述控制电路包括：
8.根据权利要求6所述的功率控制电路，其特征在于，所述数据通道包括所述数据写入通道，所述控制电路包括：
9.根据权利要求3-8任一项所述的功率控制电路，其特征在于，还包括：
10.根据权利要求9所述的功率控制电路，其特征在于，所述防悬空电路包括：
11.根据权利要求10所述的功率控制电路，其特征在于，所述第二开关管的类型与所述第二类型晶体管的类型相反。
12.根据权利要求11所述的功率控制电路，其特征在于，所述数据通道包括依次级联的多个所述反相器，所述功率控制电路包括与多个所述反相器一一对应多个所述第一开关管，所述防悬空电路包括与多个所述反相器一一对应的多个所述第二开关管；每个所述第一开关管的第一端与对应的所述反相器中第二类型晶体管的第二端连接，每个所述第二开关管的第一端与对应的所述第一开关管的第一端连接，每个所述第二开关管的第二端与对应的所述第一开关管的第二端连接，每个所述第二开关管的控制端与对应的所述反相器的输出端连接。
13.根据权利要求11所述的功率控制电路，其特征在于，所述数据通道包括依次级联的多个所述反相器，所述功率控制电路包括两个所述第一开关管，所述防悬空电路包括与两个所述第一开关管一一对应的两个所述第二开关管；一个所述第一开关管的第一端与奇数序所述反相器中第二类型晶体管的第二端连接，另一个所述第一开关管的第一端与偶数序所述反相器中第二类型晶体管的第二端连接；每个所述第二开关管的第一端与对应的所述第一开关管的第一端连接，每个所述第二开关管的第二端与对应的所述第一开关管的第二端连接；一个所述第二开关管的控制端与奇数序所述反相器的输出端连接，另一个所述第二开关管的控制端与偶数序所述反相器的输出端连接。
14.根据权利要求10所述的功率控制电路，其特征在于，所述第二开关管的阈值电压大于或等于所述第二类型晶体管的阈值电压。
15.一种存储器，其特征在于，包括如权利要求1-14任一项所述的功率控制电路。
