本申请涉及高速串行接收机，进一步的涉及一种均衡电路及高速串行接收机。
背景技术：
1、在高速串行接收机领域，为了解决信号传输中的高频损耗和码间干扰，传统技术通常采用连续时间线性均衡器（continuous time linear equalizer，ctle）和判决反馈均衡（decision feedback equalizer，dfe）器。然而，随着数据传输速率的提升至56gbaud及以上，以及pam4编码方式的应用，dfe的时序实现变得复杂，ctle在自适应消除多个抽头（tap）码间干扰方面也面临挑战。主流的56/112gbps pam4接收机采用的是adc+dsp架构，该架构在数字域中实现多个抽头的前馈均衡运算和判决反馈均衡运算，其造成的功耗过高。
技术实现思路
1、为了解决上述技术问题，本申请提供一种均衡电路及高速串行接收机，降低了消除信号码间干扰过程中的功耗。
2、第一方面，本申请提供一种均衡电路，应用于高速串行接收机，包括：多组采样时钟电路，所述多组采样时钟电路的相位依次增加，每组采样时钟电路均接收输入信号，并根据所述输入信号生成相应的第一采样输出信号、第二控制信号和第三控制信号，且所述每组采样时钟电路分别连接对应的信号处理电路；所述信号处理电路包括判决反馈均衡子电路和多组前馈均衡子电路，且所述多组前馈均衡子电路与多组采样时钟电路一一对应；在计算每组第一采样输出信号的前馈均衡输出电压时，若所述每组采样时钟电路对应的第二控制信号为高电平，所述每组采样时钟电路对应的前馈均衡子电路和相位小于所述每组采样时钟电路的采样时钟电路对应的前馈均衡子电路，对所述每组采样时钟电路对应的第一采样输出信号进行前馈均衡运算，输出所述每组第一采样输出信号对应的第一前馈均衡输出电压；若所述每组采样时钟电路对应的第三控制信号为高电平，相位大于所述每组采样时钟电路的采样时钟电路对应的前馈均衡子电路，对所述每组采样时钟电路对应的第一采样输出信号进行前馈均衡运算，输出所述每组第一采样输出信号对应的第二前馈均衡输出电压，所述第一前馈均衡输出电压和所述第二前馈均衡输出电压为所述每组第一采样输出信号的所述前馈均衡输出电压；所述判决反馈均衡子电路连接外部的判决器，用于接收判决信号，根据所述判决信号对所述每组采样时钟电路的第一采样输出信号进行判决反馈均衡运算，输出判决反馈均衡输出电压；多组所述信号处理电路通过每组所述前馈均衡输出电压和每组所述判决反馈均衡输出电压输出所述输入信号的眼图。
3、以上均衡电路，通过电荷域运算的采样阶段和运算阶段，实现对模拟信号的多个抽头的前馈均衡运算和判决反馈均衡运算，降低了消除码间干扰过程中的功耗。
4、在一种实现中，所述采样时钟电路包括：一级采样时钟、二级采样时钟和信号缓冲器；所述一级采样时钟通过所述信号缓冲器与所述二级采样时钟连接，用于对所述输入信号进行一级采样；所述信号缓冲器用于根据一级采样后的信号，生成所述第一采样输出信号；所述二级采样时钟用于根据所述第一采样输出信号，生成所述第二控制信号和所述第三控制信号。
5、以上均衡电路，通过二级采样时钟生成的第二控制信号和第三控制信号对第一采样输出信号进行前馈均衡运算，实现了对前馈均衡子电路的精确时序控制，确保了信号处理的准确性。同时第二控制信号和第三控制信号切换前馈均衡子电路的采样阶段和运算阶段，进一步降低了功耗，并且实现了前馈均衡中抽头的扩展。
6、在一种实现中，所述前馈均衡子电路包括：第一运算电容、第一电容开关和第二电容开关；所述第一电容开关连接一端所述第一运算电容的下极板，另一端连接所述每组采样时钟电路中的所述一级采样时钟，且所述第一电容开关还与第一与非门连接；所述第二电容开关分别与所述第一运算电容的下极板和第二与非门连接。
7、在一种实现中，所述第一与非门用于通过使能信号控制所述第一电容开关的断开/闭合；所述第二与非门用于根据所述使能信号控制所述第二电容开关的断开/闭合。
8、在一种实现中，所述前馈均衡子电路还包括：第一选择开关和第二选择开关，所述第一选择开关和所述第二选择开关均与所述第一电容开关连接；所述第一选择开关和所述第二选择开关用于控制所述前馈均衡子电路的输出电压的极性。
9、在一种实现中，所述判决反馈均衡子电路包括：第二运算电容、第三电容开关、第四电容开关、第三选择开关和第四选择开关；所述第二运算电容的上极板连接所述判决器，所述第二运算电容的下极板连接所述第三电容开关和所述第四电容开关；所述第三电容开关通过所述第三选择开关和所述第四选择开关与差分电压数字模拟转换器连接；所述数字模拟转换器用于输出所述判决反馈均衡子电路的输出电压的权重。
10、在一种实现中，所述一级采样时钟为25%占空比的非交叠时钟，所述二级采样时钟为50%占空比的非交叠时钟。
11、在一种实现中，所述一级采样时钟还用于对所述输入信号进行跟踪/保持。
12、在一种实现中，还包括：连续时间线性均衡器，所述连续时间线性均衡器与所述多组采样时钟电路连接。
13、第二方面，本申请还提供一种高速串行接收机，包括任一实现的均衡电路。
14、与现有技术相比，本发明至少具有以下一项有益效果：
15、1、通过电荷域运算的采样阶段和运算阶段，实现对模拟信号的多个抽头的前馈均衡运算和判决反馈均衡运算，降低了消除码间干扰过程中的功耗。
16、2、通过二级采样时钟生成的第二控制信号和第三控制信号对第一采样输出信号进行前馈均衡运算，实现了对前馈均衡子电路的精确时序控制，确保了信号处理的准确性。同时第二控制信号和第三控制信号切换前馈均衡子电路的采样阶段和运算阶段，进一步降低了功耗，并且实现了前馈均衡中抽头的扩展。
1.一种均衡电路，应用于高速串行接收机，其特征在于，包括：
2.根据权利要求1所述的均衡电路，其特征在于，所述采样时钟电路包括：
3.根据权利要求2所述的均衡电路，其特征在于，所述前馈均衡子电路包括：
4.根据权利要求3所述的均衡电路，其特征在于，所述第一与非门用于通过使能信号控制所述第一电容开关的断开/闭合；所述第二与非门用于根据所述使能信号控制所述第二电容开关的断开/闭合。
5.根据权利要求3所述的均衡电路，其特征在于，所述前馈均衡子电路还包括：
6.根据权利要求2所述的均衡电路，其特征在于，所述判决反馈均衡子电路包括：
7.根据权利要求2所述的均衡电路，其特征在于，所述一级采样时钟为25%占空比的非交叠时钟，所述二级采样时钟为50%占空比的非交叠时钟。
8.根据权利要求2所述的均衡电路，其特征在于，所述一级采样时钟还用于对所述输入信号进行跟踪/保持。
9.根据权利要求1所述的均衡电路，其特征在于，还包括：连续时间线性均衡器，所述连续时间线性均衡器与所述多组采样时钟电路连接。
10.一种高速串行接收机，其特征在于，包括权利要求1-8任一项所述的均衡电路。
