本技术实施例涉及计算机领域，具体而言，涉及一种小芯片架构下链路层通信的方法及装置。
背景技术：
1、chiplet架构是将多个ip级别的小芯片通过先进的封装技术形成的电路系统，它可以将不同工艺节点和不同材质的小芯片通过先进的集成技术(如2.5d/3d集成技术)封装集成在一起，形成一个系统芯片，实现了一种新形式的ip复用，具有提升芯片制造工艺良率，提高产品的设计灵活，降低芯片设计成本等诸多优点。
2、然而在chiplet架构中，多芯片主要依靠物理接口进行高速通信，当内部芯片数量增多时，将会面临芯片接口数量增多，协议种类增加、互连链路拓扑规模增大和通信链路建立较慢等通信问题。传统的通信主要是通过主路通信完成，但是当链路层出现严重错误时，可能会导致中断通信进程，从而降低通信速率。
3、针对上述问题，目前尚未存在有效解决方案。
技术实现思路
1、本技术实施例提供了一种小芯片架构下链路层通信的方法及装置，以至少解决相关技术中多芯片系统中发生严重错误导致通信中断的问题。
2、根据本技术的一个实施例，提供了一种小芯片架构下链路层通信的方法，应用于小芯片架构，所述小芯片架构下的多个芯片包括发送端和接收端，所述发送端与一个或多个所述接收端进行通信，所述发送端的链路层设置有第一主路通信和第一旁路通信，所述接收端的链路层设置有第二主路通信和第二旁路通信，包括：在所述发送端的第一主路通信与接收端的第二主路通信进行通信时，所述发送端确定发生异常并确定异常类型；在所述异常类型是不可校正异常的情况下，所述发送端从所述第一主路通信切换为所述第一旁路通信，所述接收端从所述第二主路通信切换为所述第二旁路通信；通过所述第一旁路通信和所述第二旁路通信进行所述发送端和所述接收端之间的通信。
3、在一个示例性实施例中，在所述发送端的第一主路通信与接收端的第二主路通信进行通信时，所述发送端确定发生异常，包括：在所述第一主路通信向所述第二主路通信发送数据包后，所述第一主路通信在预设时长内未接收到所述第二主路通信返回的确认包的情况下，所述发送端确定发生所述异常；在所述第一主路通信向所述第二主路通信发送数据包后，所述第一主路通信在预设时长内接收到所述第二主路通信返回的确认包的情况下，所述第一主路通信验证所述确认包与所述数据包是否匹配；在所述数据包与所述确认包不匹配的情况下，所述发送端确定发生所述异常。
4、在一个示例性实施例中，所述第一主路通信确定异常类型，包括：在所述第一主路通信未接收到所述第二主路通信返回的确认包的情况下，所述发送端判断在第一预设时间段内未接收到所述确认包的次数；在所述第一预设时间段内未接收到所述确认包的次数大于或等于第一预设次数阈值的情况下，确定所述异常类型为不可校正异常；在所述第一预设时间段内未接收到所述确认包的次数小于所述第一预设次数阈值的情况下，确定所述异常类型为可校正异常；所述第一主路通信验证所述确认包与所述数据包不匹配的情况下，所述发送端判断在第二预设时间段内所述第一主路通信发送的数据包与接收到的确认包不匹配的次数；在所述第二预设时间段内所述第一主路通信发送的数据包与接收到的确认包不匹配的次数大于或等于第二预设次数阈值的情况下，确定所述异常类型为不可校正异常；在所述第二预设时间段内所述第一主路通信发送的数据包与接收到的确认包不匹配的次数小于所述第二预设次数阈值的情况下，确定所述异常类型为可校正异常。
5、在一个示例性实施例中，在所述异常类型是可校正异常的情况下，所述方法还包括：所述发送端通过第一主路通信重新向所述第二主路通信发送所述数据包；或者，所述发送端重新配置所述接收端；或者，所述发送端发起复位操作。
6、在一个示例性实施例中，所述第一主路通信上设置有第一数据处理模块，所述第二主路通信上设置有第二数据处理模块，在所述发送端的第一主路通信与接收端的第二主路通信进行通信之前，所述方法还包括：响应于对所述第一数据处理模块的第一配置指令，在所述第一数据处理模块中配置n个数据处理单元，以及各个数据处理单元的带宽，其中，所述第一配置指令中携带有所述数据处理单元的数量n，以及所述第一数据处理模块中各个所述数据处理单元的带宽，所述n是大于或等于1的整数；响应于对第二数据处理模块的第二配置指令，在所述第二数据处理模块中配置m个数据处理单元，以及各个数据处理单元的带宽，其中，所述第二配置指令中携带有所述数据处理单元的数量m，以及所述第二数据处理模块中各个所述数据处理单元的带宽，所述m是大于或等于1的整数。
7、在一个示例性实施例中，所述发送端的第一主路通信与接收端的第二主路通信进行通信，包括：在所述第一主路通信通过第一数据处理单元发送所述数据包的情况下，所述第二主路通信通过的第二数据处理单元接收所述数据包，其中，所述第一数据单元与所述第二数据单元具有相同的带宽，所述第一数据处理模块中配置的n个数据处理单元包括所述第一数据处理单元，所述第二数据处理模块中配置的m个数据处理单元包括所述第二数据处理单元。
8、在一个示例性实施例中，在所述通过所述第一旁路通信和所述第二旁路通信进行所述发送端和所述接收端之间的通信之后，所述方法还包括：在所述第一主路通信恢复正常的情况下，所述发送端通过所述第一主路通信与所述接收端的所述第二主路通信进行通信。
9、根据本技术的另一个实施例，提供了一种小芯片架构，包括：发送端、接收端，所述发送端与一个或多个所述接收端进行通信，所述发送端的链路层设置有第一主路通信和第一旁路通信，所述接收端的链路层设置有第二主路通信和第二旁路通信；所述发送端用于在所述第一主路通信与所述第二主路通信进行通信时，确定发生异常并确定异常类型；在所述异常类型是不可校正异常的情况下，所述发送端从所述第一主路通信切换为所述第一旁路通信；所述接收端用于在所述异常类型是不可校正异常的情况下，从所述第二主路通信切换为所述第二旁路通信；所述发送端和所述接收端通过所述第一旁路通信和所述第二旁路通信进行通信。
10、根据本技术的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
11、根据本技术的又一个实施例，还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
12、根据本技术的又一个实施例，还提供了一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现上述任一项方法实施例中的步骤。
13、通过本技术，在发送端的第一主路通信与接收端的第二主路通信进行通信时，发送端确定发生异常并确定异常类型；在异常类型是不可校正异常的情况下，发送端从第一主路通信切换为第一旁路通信，接收端从第二主路通信切换为第二旁路通信；通过第一旁路通信和第二旁路通信进行发送端和接收端之间的通信。
14、由于在链路层配置主路和旁路通信链路，保证了多芯片间的互连链路时刻存在，极大地简化了多芯片通信流程，从而加快链路层通信建立，实现实时动态切换并保证链路负载均衡，保障了多芯片系统之间的高效互连互通，从而解决了在小芯片架构下多芯片系统快速通信技术难题。因此，可以解决相关技术中多芯片系统中发生严重错误导致通信中断的问题，达到提高通信速率和稳定的效果。
1.一种小芯片架构下链路层通信的方法，其特征在于，应用于小芯片架构，所述小芯片架构下的多个芯片包括发送端和接收端，所述发送端与一个或多个所述接收端进行通信，所述发送端的链路层设置有第一主路通信和第一旁路通信，所述接收端的链路层设置有第二主路通信和第二旁路通信，包括：
2.根据权利要求1所述的方法，其特征在于，在所述发送端的第一主路通信与接收端的第二主路通信进行通信时，所述发送端确定发生异常，包括：
3.根据权利要求2所述的方法，其特征在于，所述第一主路通信确定异常类型，包括：
4.根据权利要求1至3中任一项所述的方法，其特征在于，在所述异常类型是可校正异常的情况下，所述方法还包括：
5.根据权利要求1所述的方法，其特征在于，所述第一主路通信上设置有第一数据处理模块，所述第二主路通信上设置有第二数据处理模块，在所述发送端的第一主路通信与接收端的第二主路通信进行通信之前，所述方法还包括：
6.根据权利要求5所述的方法，其特征在于，发送端的第一主路通信与接收端的第二主路通信进行通信，包括：
7.根据权利要求5所述的方法，其特征在于，在所述通过所述第一旁路通信和所述第二旁路通信进行所述发送端和所述接收端之间的通信之后，所述方法还包括：
8.一种小芯片架构，其特征在于，包括发送端、接收端，所述发送端与一个或多个所述接收端进行通信，所述发送端的链路层设置有第一主路通信和第一旁路通信，所述接收端的链路层设置有第二主路通信和第二旁路通信：
9.一种计算机可读存储介质，其特征在于，
10.一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，
