本发明涉及发光二极管领域，尤其涉及一种半导体发光元件及其制作方法。
背景技术：
1、发光二极管(英文：light emitting diode，简称：led)是一种能发光的半导体电子元件。外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层。衬底用于为外延材料提供生长表面，n型半导体层用于提供进行复合发光的电子，p型半导体层用于提供进行复合发光的空穴，有源区用于进行电子和空穴的辐射复合发光。
2、iii-v族化合物材料由于其优异的物理和化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，在电学、光学领域受到广泛的关注与应用，比如目前市场上流行的micro、min led等。然而现实应用中由于材料、结构以及工艺的限制，各类新兴的led产品大规模应用依旧存在许多问题。譬如min/micro led中随着芯片尺寸的不断缩小，对晶体质量、材料可靠性等提出了越来越严苛的要求。防水、抗静电、抗盐雾能力成为大家越来越关心的问题。因此提升材料晶体质量，提高器件可靠性成为目前亟待解决的问题。
3、目前已有的提升材料晶体质量的，从底层入手的话，包括生长一层缓冲层(buffer)；利用掩膜的横向外延过生长(elog)；抗静电能力主要是通过p型半导体层进行加厚等。
4、然而，上述提升材料晶体质量的横向外延过生长(elog)，实际操作比较繁琐复杂，不适用大规模商业化应用；p型半导体层进行加厚虽然能提升抗静电击穿能力，但是p型半导体层太厚也会影响发光。
5、有鉴于此，本发明人专门设计了一种半导体发光元件及其制作方法，本案由此产生。
技术实现思路
1、本发明的目的在于提供一种半导体发光元件及其制作方法，以解决现有的抗静电击穿能力差的问题。
2、为了实现上述目的，本发明采用的技术方案如下：
3、一种半导体发光元件，包括：
4、衬底以及沿所述衬底表面依次设置的掩膜层、成核层以及外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的n型半导体层、有源区以及p型半导体层；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
5、其中，所述掩膜层用于减少所述衬底与半导体材料的位错，所述成核层用于形成释电通道，且所述掩膜层与所述成核层两者的折射率具有差异以形成反射界面。
6、优选地，所述成核层具有抗表面活性效应以诱导所述成核层3d成核产生平行于生长方向的释电通道。
7、优选地，在所述n型半导体层与所述有源区之间还设有静电荷收集层；所述静电荷收集层具有n型掺杂，且其n型掺杂浓度高于所述n型半导体层的n型掺杂浓度，使所述静电荷收集层相较于其他各层呈低阻状态。
8、优选地，所述半导体发光元件包括氮化镓系发光元件，且所述n型半导体层包括n型氮化镓系材料层，所述p型半导体层包括p型氮化镓系材料层。
9、优选地，所述掩膜层包括氮化硅层。
10、优选地，所述成核层包括具有抗表面活性效应的氮化镓材料，以诱导所述成核层3d成核产生平行于生长方向的释电通道。
11、优选地，所述成核层包括具有抗表面活性效应的n型掺杂剂的氮化镓材料，且所述成核层的掺杂浓度小于所述n型半导体层的掺杂浓度。
12、优选地，所述成核层包括具有si掺杂的氮化镓材料。
13、优选地，所述成核层的si掺杂浓度呈梯度变化。
14、优选地，所述成核层的si掺杂浓度呈梯度上升。
15、优选地，在所述n型半导体层与所述静电荷收集层之间还设有一氮化镓夹层，所述氮化镓夹层的生长温度低于所述n型半导体层和/或所述静电荷收集层的生长温度，以利用镓原子在不同极性面生长速率的差异促进所述释电通道的扩展延伸。
16、本发明还提供了一种半导体发光元件的制作方法，包括如下：
17、提供一衬底；
18、设置的掩膜层、成核层以及外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的n型半导体层、有源区以及p型半导体层；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；
19、其中，所述掩膜层用于减少所述衬底与半导体材料的位错，所述成核层用于形成释电通道，且所述掩膜层与所述成核层两者的折射率具有差异以形成反射界面。
20、优选地，所述成核层具有抗表面活性效应以诱导所述成核层3d成核产生平行于生长方向的释电通道。
21、优选地，在所述n型半导体层与所述有源区之间还设有静电荷收集层；所述静电荷收集层具有n型掺杂，且其n型掺杂浓度高于所述n型半导体层的n型掺杂浓度，使所述静电荷收集层相较于其他各层呈低阻状态。
22、经由上述的技术方案可知，本发明提供的半导体发光元件及其制作方法，包括：衬底以及沿所述衬底表面依次设置的掩膜层、成核层以及外延叠层；所述外延叠层至少包括沿第一方向依次堆叠的n型半导体层、有源区以及p型半导体层；所述第一方向垂直于所述衬底，并由所述衬底指向所述外延叠层；其中，所述掩膜层用于减少所述衬底与半导体材料的位错，所述成核层用于形成释电通道，且所述掩膜层与所述成核层两者的折射率具有差异以形成反射界面。基于此，所述半导体发光元件在通过掩膜层提高材料晶体质量的同时，利用所述成核层的释电通道促进led器件上、下表面静电荷的中和，避免静电荷在元器件表面的堆积，进而提高半导体发光元件的抗静电能力。再者，所述掩膜层与所述成核层两者的折射率具有差异以形成反射界面，形成类dbr结构，因此，光在所述掩膜层与所述成核层内可进行多次反射，最终实现半导体发光元件出光的增加。
23、其次，在所述n型半导体层与所述有源区之间还设有静电荷收集层；所述静电荷收集层具有n型掺杂，且其n型掺杂浓度高于所述n型半导体层的n型掺杂浓度，使所述静电荷收集层相较于其他各层呈低阻状态。基于此，由于低阻态的静电荷收集层可将静电荷集中收集于此后，利用所述成核层的释电通道促进led器件上、下表面静电荷的中和，可更好地避免静电荷在元器件表面的堆积，进一步地提高半导体发光元件的抗静电能力。
24、然后，本发明中，所述成核层包括具有抗表面活性效应的n型掺杂剂的氮化镓材料，且所述成核层的掺杂浓度小于所述n型半导体层的掺杂浓度。进一步地，所述成核层包括具有si掺杂浓度呈梯度变化的氮化镓材料。利用si掺杂浓度变化及其抗表面活性效应，诱导3d成核，产生平行于生长方向的释电通道，其结构设置和制作方法简单、便捷，便于生产化。
25、最后，在所述n型半导体层与所述静电荷收集层之间还设有一氮化镓夹层，所述氮化镓夹层的生长温度低于所述n型半导体层和/或所述静电荷收集层，以利用镓原子在不同极性面生长速率的差异，形成v型坑，以促进所述释电通道的扩展延伸。
1.一种半导体发光元件，其特征在于，包括：
2.根据权利要求1所述的半导体发光元件，其特征在于，所述成核层具有抗表面活性效应以诱导所述成核层3d成核产生平行于生长方向的释电通道。
3.根据权利要求1所述的半导体发光元件，其特征在于，在所述n型半导体层与所述有源区之间还设有静电荷收集层；所述静电荷收集层具有n型掺杂，且其n型掺杂浓度高于所述n型半导体层的n型掺杂浓度，使所述静电荷收集层相较于其他各层呈低阻状态。
4.根据权利要求1所述的半导体发光元件，其特征在于，所述半导体发光元件包括氮化镓系发光元件，且所述n型半导体层包括n型氮化镓系材料层，所述p型半导体层包括p型氮化镓系材料层。
5.根据权利要求4所述的半导体发光元件，其特征在于，所述掩膜层包括氮化硅层。
6.根据权利要求5所述的半导体发光元件，其特征在于，所述成核层包括具有抗表面活性效应的氮化镓材料，以诱导所述成核层3d成核产生平行于生长方向的释电通道。
7.根据权利要求6所述的半导体发光元件，其特征在于，所述成核层包括具有抗表面活性效应的n型掺杂剂的氮化镓材料，且所述成核层的掺杂浓度小于所述n型半导体层的掺杂浓度。
8.根据权利要求7所述的半导体发光元件，其特征在于，所述成核层包括具有si掺杂浓度呈梯度变化的氮化镓材料。
9.根据权利要求8所述的半导体发光元件，其特征在于，所述成核层的si掺杂浓度呈梯度上升。
10.根据权利要求4所述的半导体发光元件，其特征在于，在所述n型半导体层与所述静电荷收集层之间还设有一氮化镓夹层，所述氮化镓夹层的生长温度低于所述n型半导体层和/或所述静电荷收集层的生长温度，以利用镓原子在不同极性面生长速率的差异促进所述释电通道的扩展延伸。
11.一种半导体发光元件的制作方法，其特征在于，包括如下：
12.根据权利要求10所述的半导体发光元件的制作方法，其特征在于，所述成核层具有抗表面活性效应以诱导所述成核层3d成核产生平行于生长方向的释电通道。
13.根据权利要求10所述的半导体发光元件的制作方法，其特征在于，在所述n型半导体层与所述有源区之间还设有静电荷收集层；所述静电荷收集层具有n型掺杂，且其n型掺杂浓度高于所述n型半导体层的n型掺杂浓度，使所述静电荷收集层相较于其他各层呈低阻状态。
