本公开的各方面涉及包括集成电路，包括具有背面走线的集成电路。
背景技术：
1、由于对半导体工艺的高度集成和进步的需求，集成电路中包括的走线的宽度、间距和/或高度可以减小，并且走线的寄生元件的影响可以增加。另外，集成电路的电源电压可以被降低以用于降低功耗、高操作速度等，并且因此，集成电路上的走线的寄生元件的影响可能更显著。
技术实现思路
1、本公开的各方面提供了一种集成电路及其设计方法，该集成电路使用背面走线层向字线驱动器供电，从而提高性能并增加正面走线层中的走线资源。可以有效地对走线和过孔进行布线以减少寄生元件(例如走线的寄生元件)的影响。
2、在一些实施方式中，提供了一种集成电路，包括：单元阵列，其设置在衬底上并且包括多个位单元；行解码器，其包括多个字线驱动器，每个字线驱动器向单元阵列提供多个字线信号；背面走线层，其设置在衬底的背面上以与行解码器重叠并且向多个字线驱动器提供电力；以及多个背面接触件，其位于行解码器和背面走线层之间，其中，多个背面接触件中的每一个从多个字线驱动器中的每一个中包括的至少一个晶体管的源极延伸到背面走线层。
3、在一些实施方式中，提供了一种集成电路，包括：单元阵列，其设置在衬底上并且包括多个位单元；多个字线驱动器，每个字线驱动器向单元阵列提供多个字线信号；正面走线层，其在竖直方向上设置在衬底的正面的顶部上，并且包括接收多个字线信号的多个正面走线图案；以及背面走线层，其设置在衬底的背面上，以与多个字线驱动器重叠，并且向多个字线驱动器提供电力，其中，多个字线驱动器中的每一个包括多个晶体管，并且多个晶体管中的每一个包括连接到背面走线层的源极。
4、在一些实施方式中，提供了一种集成电路，包括：单元阵列，其包括多个位单元；多个字线驱动器，每个字线驱动器向单元阵列提供多个字线信号；正面走线层，其在竖直方向上设置在多个字线驱动器的顶部上，并且包括接收多个字线信号的多个正面走线图案；背面走线层，其在竖直方向上设置在多个字线驱动器的底部上，并且包括向多个字线驱动器提供电源电压的第一背面走线图案和向多个字线驱动器提供地电压的第二背面走线图案；多个第一背面接触件，其在多个字线驱动器和第一背面走线图案之间；以及多个第二背面接触件，其在多个字线驱动器和第二背面走线图案之间。
1.一种集成电路，包括：
2.根据权利要求1所述的集成电路，还包括正面走线层，其在竖直方向上设置在所述衬底的正面上方，并且包括被配置为从所述多个字线驱动器接收字线信号的多个正面走线图案。
3.根据权利要求1所述的集成电路，
4.根据权利要求3所述的集成电路，
5.根据权利要求3所述的集成电路，其中，所述多个背面接触件包括第一背面接触件和第二背面接触件中的至少一个，
6.根据权利要求3所述的集成电路，
7.根据权利要求6所述的集成电路，其中，所述背面走线层包括所述第一背面走线图案和所述第二背面走线图案中的至少一个，
8.根据权利要求1所述的集成电路，
9.根据权利要求1所述的集成电路，
10.一种集成电路，包括：
11.根据权利要求10所述的集成电路，还包括：
12.根据权利要求11所述的集成电路，
13.根据权利要求12所述的集成电路，
14.根据权利要求12所述的集成电路，其中，所述多个背面接触件包括第一背面接触件和第二背面接触件中的至少一个，
15.根据权利要求12所述的集成电路，其中，所述第一背面走线图案和所述第二背面走线图案中的至少一个具有与其上设置有所述多个字线驱动器中的第一字线驱动器的多个晶体管的区域对应的宽区域配置。
16.根据权利要求15所述的集成电路，其中，所述背面走线层包括所述第一背面走线图案和所述第二背面走线图案中的至少一个，
17.一种集成电路，包括：
18.根据权利要求17所述的集成电路，
19.根据权利要求18所述的集成电路，其中，所述第一背面走线图案和所述第二背面走线图案中的至少一个具有与其上设置有所述多个字线驱动器中的第一字线驱动器的多个晶体管的区域对应的宽区域配置。
20.根据权利要求19所述的集成电路，其中，所述背面走线层包括所述第一背面走线图案和所述第二背面走线图案中的至少一个，
