本申请实施例涉及处理器，具体涉及一种处理器、高速io系统及计算机设备。
背景技术：
1、处理器的高速io(输入/输出)端口是处理器支持高速数据传输，且可与外部设备进行通信和数据传输的接口。处理器的高速io端口可以满足计算机系统中对于性能和带宽要求较高的任务，因此高速io端口是计算机系统中至关重要的组成部分。
2、随着外部设备的类型的增多，如何提供处理器的架构设计方案，以提升高速io端口对于外部设备的兼容性，成为了本领域技术人员亟需解决的技术问题。
技术实现思路
1、有鉴于此，本申请实施例提供一种处理器、高速io系统及计算机设备，以提升高速io端口对于连接的外部设备的兼容性。
2、为实现上述目的，本申请实施例提供如下技术方案。
3、第一方面，本申请实施例提供一种处理器，包括：高速io端口；所述高速io端口包括：
4、一个端口部分，所述一个端口部分包括支持相同总线类型的多个高速serdes端口；
5、或者，多个端口部分，所述多个端口部分中的不同端口部分支持的总线类型不完全相同，其中，任一个端口部分支持的总线类型为端口部分所包括的高速serdes端口支持的总线类型。
6、可选地，所述一个端口部分包括的多个高速serdes端口所支持的总线类型包括如下至少一项：
7、pcie总线、sata总线和xgbe总线。
8、可选地，所述多个端口部分包括：
9、第一端口部分，包括支持相同总线类型的第一高速serdes端口和第二高速serdes端口；
10、第二端口部分，包括支持相同总线类型的第三高速serdes端口和第四高速serdes端口；
11、第三端口部分，包括第五高速serdes端口；
12、其中，第一端口部分、第二端口部分和第三端口部分支持的总线类型不完全相同。
13、可选地，所述第一高速serdes端口和第二高速serdes端口支持的总线类型至少包括pcie总线和设定互联总线，所述设定互联总线用于处理器的外部连接，且不同于pcie总线、sata总线和xgbe总线；
14、所述第三高速serdes端口和第四高速serdes端口支持的总线类型至少包括pcie总线、设定互联总线和cxl总线；
15、所述第五高速serdes端口支持的总线类型至少包括pcie总线、sata总线和xgbe总线。
16、可选地，所述多个端口部分包括：
17、第一端口部分，包括支持相同总线类型的第一高速serdes端口、第二高速serdes端口、第三高速serdes端口和第四高速serdes端口；
18、第二端口部分，包括第五高速serdes端口；
19、第三端口部分，包括第六高速serdes端口；
20、第四端口部分，包括第七高速serdes端口；
21、其中，第一端口部分、第二端口部分、第三端口部分和第四端口部分支持的总线类型不完全相同。
22、可选地，所述第一高速serdes端口、第二高速serdes端口、第三高速serdes端口和第四高速serdes端口支持的总线类型至少包括pcie总线和设定互联总线，所述设定互联总线用于处理器的外部连接，且不同于pcie总线、sata总线和xgbe总线；
23、所述第五高速serdes端口支持的总线类型至少包括pcie总线、设定互联总线和sata总线；
24、所述第六高速serdes端口支持的总线类型至少包括pcie总线、sata总线和xgbe总线；
25、所述第七高速serdes端口支持的总线类型至少包括pcie总线。
26、可选地，所述多个端口部分包括：
27、第一端口部分，包括支持相同总线类型的第一高速serdes端口、第二高速serdes端口、第三高速serdes端口和第四高速serdes端口；
28、第二端口部分，包括支持相同总线类型的第五高速serdes端口和第六高速serdes端口；
29、第三端口部分，包括第七高速serdes端口；
30、第四端口部分，包括支持相同总线类型的第八高速serdes端口和第九高速serdes端口；
31、其中，第一端口部分、第二端口部分、第三端口部分和第四端口部分支持的总线类型不完全相同。
32、可选地，所述第一高速serdes端口、第二高速serdes端口、第三高速serdes端口和第四高速serdes端口支持的总线类型至少包括pcie总线和设定互联总线，所述设定互联总线用于处理器的外部连接，且不同于pcie总线、sata总线和xgbe总线；
33、所述第五高速serdes端口和第六高速serdes端口支持的总线类型至少包括pcie总线、设定互联总线和sata总线；
34、所述第七高速serdes端口支持的总线类型至少包括pcie总线和sata总线，或者，所述第七高速serdes端口支持的总线类型至少包括pcie总线；
35、所述第八高速serdes端口和第九高速serdes端口支持的总线类型至少包括pcie总线、sata总线和xgbe总线。
36、第二方面，本申请实施例提供一种高速io系统，包括如上述第一方面所述的处理器，以及与所述处理器连接的外部设备，其中，所述外部设备与所述处理器的高速io端口的高速serdes端口相连接。
37、第三方面，本申请实施例提供一种计算机设备，包括如上述第一方面所述的处理器，或者，如上述第二方面所述的高速io系统。
38、本申请实施例提供了一种处理器、高速io系统及计算机设备，其中，所述处理器包括：高速io端口；所述高速io端口包括：一个端口部分，所述一个端口部分包括支持相同总线类型的多个高速serdes端口；或者，多个端口部分，所述多个端口部分中的不同端口部分支持的总线类型不完全相同，其中，任一个端口部分支持的总线类型为端口部分所包括的高速serdes端口支持的总线类型。本申请实施例通过在处理器的高速io端口设置一个或多个端口部分，一个端口部分包括支持相同总线类型的多个高速serdes端口，从而一个端口部分中的高速serdes端口可以支持连接相同的外部设备(例如，一个端口部分中的高速serdes端口可以支持相同的多种总线类型，以支持连接相同的多种外部设备)，而不同端口部分的高速serdes端口支持的总线类型不完全相同，因此不同端口部分的高速serdes端口所连接的外部设备可以存在差异化，进而通过高速io端口中不同的端口部分实现支持外部设备的差异化连接，进而兼容不同类型的外部设备。因此，本申请实施例可以实现支持连接多种总线类型的外部设备，进而兼容不同类型的外部设备，使得处理器能够更加灵活、高效地与各种类型的外部设备进行数据交互，提高了处理器的高速io端口对于外部设备的兼容性。
1.一种处理器，其特征在于，包括：高速io端口；所述高速io端口包括：
2.如权利要求1所述的处理器，其特征在于，所述一个端口部分包括的多个高速serdes端口所支持的总线类型包括如下至少一项：
3.如权利要求1所述的处理器，其特征在于，所述多个端口部分包括：
4.如权利要求3所述的处理器，其特征在于，所述第一高速serdes端口和第二高速serdes端口支持的总线类型至少包括pcie总线和设定互联总线，所述设定互联总线用于处理器的外部连接，且不同于pcie总线、sata总线和xgbe总线；
5.如权利要求1所述的处理器，其特征在于，所述多个端口部分包括：
6.如权利要求5所述的处理器，其特征在于，所述第一高速serdes端口、第二高速serdes端口、第三高速serdes端口和第四高速serdes端口支持的总线类型至少包括pcie总线和设定互联总线，所述设定互联总线用于处理器的外部连接，且不同于pcie总线、sata总线和xgbe总线；
7.如权利要求1所述的处理器，其特征在于，所述多个端口部分包括：
8.如权利要求7所述的处理器，其特征在于，所述第一高速serdes端口、第二高速serdes端口、第三高速serdes端口和第四高速serdes端口支持的总线类型至少包括pcie总线和设定互联总线，所述设定互联总线用于处理器的外部连接，且不同于pcie总线、sata总线和xgbe总线；
9.一种高速io系统，其特征在于，包括如权利要求1-8任一项所述的处理器，以及与所述处理器连接的外部设备，其中，所述外部设备与所述处理器的高速io端口的高速serdes端口相连接。
10.一种计算机设备，其特征在于，包括如权利要求1-8任一项所述的处理器，或者，如权利要求9所述的高速io系统。
