本发明实施例涉及半导体领域，尤其涉及一种半导体结构及其形成方法、存储单元。
背景技术：
1、随着高级人工智能(artificial intelligence，ai)和高性能计算(highperformance computing，hpc)组件的发展，对于电源完整性的要求越来越高，对电源轨噪声的限制也越来越严格，为了满足前述性能要求，就需要半导体结构具有较高的电容密度，即晶粒单位面积的电容较大。
2、然而，在半导体结构不断小型化的要求下，半导体结构内每一个电容所占的晶片水平方向的面积不断减小，而电容的大小与电容的导体的面积正相关，这又会导致电容密度的下降。
3、因此，如何在半导体结构小型化的情况下，提高半导体器件的电容密度，就成为本领域技术人员亟需解决的技术问题。
技术实现思路
1、本发明实施例解决的技术问题是如何提高半导体器件的电容密度。
2、为解决上述问题，本发明实施例提供如下技术方案。
3、第一方面，本发明实施例提供一种半导体结构，包括：
4、基底，所述基底开设有凹槽，所述基底的上表面和所述凹槽的侧壁均绝缘；
5、第一导电层，保形覆盖所述基底的上表面和所述凹槽的侧壁，且与设置于所述第一导电层上的第一导电塞电连接；
6、第一介电层，设置于所述第一导电层上，且保形覆盖所述第一导电层；
7、第二导电层，设置于所述第一介电层上，保形覆盖所述第一介电层，且与设置于所述第二导电层上的第二导电塞电连接；
8、第二介电层，设置于所述第二导电层上，且保形覆盖所述第二导电层；
9、第三导电层，设置于所述第二介电层上，保形覆盖所述第二介电层，且与设置于所述第三导电层上的第三导电塞电连接。
10、第二方面，本发明实施例还提供一种半导体结构，包括：
11、基底，所述基底包括凸台，所述基底的上表面和所述凸台的侧壁均绝缘；
12、第一导电层，保形覆盖所述基底的上表面和所述凸台的侧壁，且与设置于所述第一导电层上的第一导电塞电连接；
13、第一介电层，设置于所述第一导电层上，且保形覆盖所述第一导电层；
14、第二导电层，设置于所述第一介电层上，保形覆盖所述第一介电层，且与设置于所述第二导电层上的第二导电塞电连接；
15、第二介电层，设置于所述第二导电层上，且保形覆盖所述第二导电层；
16、第三导电层，设置于所述第二介电层上，保形覆盖所述第二介电层，且与设置于所述第三导电层上的第三导电塞电连接。
17、第三方面，本发明实施例还提供一种存储单元，包括如前述任一项所述的半导体结构。
18、第四方面，本发明实施例还提供一种半导体结构的形成方法，包括：
19、提供基底，所述基底开设有凹槽，所述基底的上表面和所述凹槽的侧壁均绝缘；
20、在所述基底上形成第一导电层，所述第一导电层保形覆盖所述基底的上表面和所述凹槽的侧壁；
21、在所述第一导电层上形成第一介电层，所述第一介电层保形覆盖所述第一导电层；
22、在所述第一介电层上形成第二导电层，所述第二导电层保形覆盖所述第一介电层；
23、在所述第二导电层上形成第二介电层，所述第二介电层保形覆盖所述第二导电层；
24、在所述第二介电层上形成第三导电层，所述第三导电层保形覆盖所述第二介电层；
25、形成只与所述第一导电层电连接的第一导电塞、只与所述第二导电层电连接的第二导电塞和只与所述第三导电层电连接的第三导电塞。
26、第五方面，本发明实施例还提供一种半导体结构的形成方法，包括：
27、提供基底，所述基底包括凸台，所述基底的上表面和所述凸台的侧壁均绝缘；
28、在所述基底上形成第一导电层，所述第一导电层保形覆盖所述基底的上表面和所述凸台的侧壁；
29、在所述第一导电层上形成第一介电层，所述第一介电层保形覆盖所述第一导电层；
30、在所述第一介电层上形成第二导电层，所述第二导电层保形覆盖所述第一介电层；
31、在所述第二导电层上形成第二介电层，所述第二介电层保形覆盖所述第二导电层；
32、在所述第二介电层上形成第三导电层，所述第三导电层保形覆盖所述第二介电层；
33、形成只与所述第一导电层电连接的第一导电塞、只与所述第二导电层电连接的第二导电塞和只与所述第三导电层电连接的第三导电塞。
34、与现有技术相比，本发明实施例的技术方案具有以下优点：
35、本发明实施例提供的半导体结构，包括基底、第一导电层、第一介电层、第二导电层、第二介电层和第三导电层，其中，所述基底开设有凹槽，且所述基底的上表面和所述凹槽的侧壁均绝缘，所述第一导电层保形覆盖所述基底的上表面和所述凹槽的侧壁，所述第一介电层，保形覆盖所述第一导电层，所述第二导电层保形覆盖所述第一介电层，所述第二介电层保形覆盖所述第二导电层，所述第三导电层保形覆盖所述第二介电层，并且第一导电层电连接第一导电塞，第二导电层电连接第二导电塞，第三导电层电连接第三导电塞，实现各个导电层的接电需要。
36、这样，一方面，第一导电层、第一介电层和第二导电层三者之间可以形成一个电容，第二导电层、第二介电层和第三导电层三者之间也可以形成一个电容，从而在相同的空间范围内，形成多个电容，可以实现通过增多电容的数量，增大电容的面积；另一方面，所形成的各个电容均可以充分利用凹槽的侧壁的垂直空间，即使在半导体结构的水平方向上所占用的面积很小，也可以获得较大导体相对的面积，从而获得较大的电容；再一方面，第二导电层作为两个电容的共同导体，不仅可以节省材料，简化半导体的加工工艺，还可以减小半导体结构在垂直方向的尺寸。可以看出，本发明实施例所提供的技术方案，通过充分利用半导体结构的垂直空间和在有限的面积内增加电容数量的方式，增大电容的面积，从而半导体结构小型化的情况下，提高半导体器件的电容密度，增大电容量，以便在电压变化时，电容提供足够大的电流，满足瞬态电流的需求，进而满足对于电源完整性以及电源轨噪声的要求，并且还可以在垂直方向保证半导体结构的尺寸较小。
1.一种半导体结构，其中，包括：
2.如权利要求1所述的半导体结构，其中，所述第三导电层覆盖所述第二介电层，包括：
3.如权利要求2所述的半导体结构，其中，还包括：
4.如权利要求1所述的半导体结构，其中，所述第一导电层包括未被所述第二导电层覆盖的第一电连接部，所述第一导电塞电连接所述第一电连接部，所述第二导电层包括未被所述第三导电层覆盖的第二电连接部，所述第二导电塞电连接所述第二电连接部。
5.如权利要求1所述的半导体结构，其中，所述第一导电层、所述第二导电层和所述第三导电层的厚度范围为10纳米-1微米。
6.如权利要求1所述的半导体结构，其中，所述第一介电层和所述第二介电层的厚度范围为10纳米-1微米。
7.如权利要求1所述的半导体结构，其中，所述凹槽的横截面的形状包括圆形、椭圆形和方形。
8.如权利要求1所述的半导体结构，其中，所述基底包括：
9.一种半导体结构，其中，包括：
10.一种存储单元，其中，包括如权利要求1-9任一项所述的半导体结构。
11.一种半导体结构的形成方法，其中，包括：
12.一种半导体结构的形成方法，其中，包括：
