本公开涉及存储器领域，尤其涉及一种半导体结构及其形成方法。
背景技术：
1、动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
2、为了提高集成度，现有3d dram制作过程中晶体管通常会采用多层堆叠的横向晶体管结构。但是现有的dram的电容器占据较大的面积，使得dram的存储密度仍有待提升。
技术实现思路
1、本公开一些实施例提供了一种半导体结构的形成方法，包括：
2、提供半导体衬底；
3、在所述半导体衬底上形成堆叠结构，所述堆叠结构包括沿第一方向延伸的沿第二方向分立排布的多个线状图形，所述线状图形包括沿竖直方向交替层叠的第一分隔层和复合层，所述复合层包括沿竖直方向依次层叠的第一牺牲层、半导体层和第二牺牲层，所述复合层还包括位于所述第一牺牲层和/或第二牺牲层中的至少一层第二分隔层；
4、去除所述堆叠结构中位于电容器区域的所述第一牺牲层和第二牺牲层，以形成第一空腔；
5、在所述第二分隔层和半导体层的竖直侧壁表面及所述第一空腔的内壁形成第一电极层；
6、在所述第一电极层的表面上以及所述第一分隔层的竖直侧壁表面上形成电介质层；
7、在所述电介质层的表面上形成第二电极层，所述第二电极层填充满剩余的第一空腔。
8、在一些实施例中，所述堆叠结构的形成过程包括：在所述半导体衬底上形成初始堆叠结构，所述初始堆叠结构包括沿竖直方向交替层叠的初始第一分隔层和初始复合层，所述初始复合层包括沿竖直方向依次层叠的初始第一牺牲层、初始半导体层和初始第二牺牲层，所述初始复合层还包括位于所述初始第一牺牲层和/或初始第二牺牲层中的至少一层初始第二分隔层；
9、在所述初始堆叠结构形成沿第一方向延伸且沿竖直方向贯穿所述初始堆叠结构的多个沟槽，以在相邻沟槽之间形成所述线状图形；
10、在位于电容器区域的所述沟槽中填充第一隔离层，且在位于晶体管区域的所述沟槽中填充第二隔离层。
11、在一些实施例中，在去除所述堆叠结构中位于电容器区域的所述第一牺牲层和第二牺牲层之前，还包括：沿第一方向去除位于所述电容器区域的部分长度的所述半导体层和第二分隔层，使得所述第一分隔层的竖直侧壁表面沿第一方向上凸出于剩余的所述半导体层和第二分隔层的竖直侧壁表面。
12、在一些实施例中，所述第一牺牲层和第二牺牲层沿第一方向被去除的长度大于所述半导体层和第二分隔层沿第一方向被去除的长度。
13、在一些实施例中，所述第一空腔暴露所述电容器区域的所述第一分隔层、剩余的所述半导体层和第二分隔层的上下表面，所述第一电极层的形成过程包括：在所述第一分隔层、第二分隔层和半导体层的竖直侧壁表面上以及所述第一空腔的内壁上形成第一电极材料层；
14、去除位于所述第一分隔层的竖直侧壁表面的部分所述第一电极材料层，以形成多个第一电极层。
15、在一些实施例中，去除位于所述第一分隔层的竖直侧壁表面的部分所述第一电极材料层，以形成多个第一电极层的过程包括：在所述第一电极材料层的表面上形成填充满第一空腔的第一填充材料层；
16、去除部分所述第一填充材料层，暴露出位于所述第一分隔层的竖直侧壁表面上的第一电极材料层；
17、去除暴露的所述第一电极材料层。
18、在一些实施例中，所述第一填充材料层的材料与所述第一电极材料层和第一分隔层的材料不相同。
19、在一些实施例中，所述半导体层的材料为多晶硅，在所述半导体衬底上形成堆叠结构之后，还包括：去除位于晶体管区域中的所述半导体层，以形成第二空腔；在所述第二空腔内依次形成字线介质层和位于字线介质层表面且填充满所述第二空腔的金属氧化物半导体层。
20、在一些实施例中，在形成字线介质层之前，还包括：在所述第二空腔内壁形成黏附层，所述字线介质层形成于所述黏附层的内壁上；
21、在形成金属氧化物半导体层之后，还包括去除晶体管区域中靠近电容器区域的部分黏附层。
22、在一些实施例中，所述晶体管区域包括沿第一方向依次排布的第一有源区域、沟道区域和第二有源区域；去除所述沟道区域的所述第一牺牲层和所述第二牺牲层，使得所述沟道区域的金属氧化物半导体层悬空；采用选择性沉积工艺，在悬空的每一层的黏附层的表面上形成沿第二方向延伸的金属字线；形成将第一有源区域中竖直方向的多层金属氧化物半导体层连接的位线。
23、本公开一些实施例还提供了一种半导体结构，包括：
24、半导体衬底；
25、位于所述半导体衬底上的堆叠结构，所述堆叠结构包括沿第一方向延伸的沿第二方向分立排布的多个线状图形，所述线状图形包括沿竖直方向交替层叠的第一分隔层和复合层，电容器区域的复合层包括位于相邻的第一分隔层之间的半导体层以及位于所述半导体层与第一分隔层之间的至少一层第二分隔层，所述半导体层、所述第一分隔层和所述第二分隔层中的任意两者之间夹设有第一空腔；
26、位于所述第二分隔层和半导体层的竖直侧壁表面及所述第一空腔的内壁的第一电极层；
27、位于所述第一电极层的表面上以及所述第一分隔层的竖直侧壁表面上的电介质层；
28、位于所述电介质层的表面上且填充所述第一空腔的第二电极层。
29、在一些实施例中，所述第一分隔层的竖直侧壁表面沿第一方向上凸出于所述半导体层和第二分隔层的竖直侧壁表面。
30、在一些实施例中，所述半导体层与上方的第一分隔层之间具有沿竖直方向分立排布至少一层第二分隔层，或者所述半导体层与下方的第二分隔层之间具有沿竖直方向分立排布至少一层第二分隔层。
31、在一些实施例中，所述半导体层与上方以及下方的第一分隔层之间均具有沿竖直方向分立排布至少一层第二分隔层。
32、在一些实施例中，晶体管区域包括沿第一方向依次排布的第一有源区域、沟道区域和第二有源区域；还包括：位于所述沟道区域中每一层的半导体层的表面上的沿第二方向延伸的字线结构；将第一有源区域中竖直方向的多层半导体层连接的位线。
33、本公开前述一些实施例中形成的半导体结构，电容器结构包括第一电极层、电介质层和第二电极层，由于第一分隔层和第二分隔层的存在，使得形成的第一电极层、电介质层和第二电极层的表面积增大，从而使得同等的存储电容下，使得形成的电容器在半导体衬底表面的垂直投影占据的面积会减小，从而提高dram的存储密度。
1.一种半导体结构的形成方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述堆叠结构的形成过程包括：在所述半导体衬底上形成初始堆叠结构，所述初始堆叠结构包括沿竖直方向交替层叠的初始第一分隔层和初始复合层，所述初始复合层包括沿竖直方向依次层叠的初始第一牺牲层、初始半导体层和初始第二牺牲层，所述初始复合层还包括位于所述初始第一牺牲层和/或初始第二牺牲层中的至少一层初始第二分隔层；
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，在去除所述堆叠结构中位于电容器区域的所述第一牺牲层和第二牺牲层之前，还包括：
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第一牺牲层和第二牺牲层沿第一方向被去除的长度大于所述半导体层和第二分隔层沿第一方向被去除的长度。
5.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述第一空腔暴露所述电容器区域的所述第一分隔层、剩余的所述半导体层和第二分隔层的上下表面，所述第一电极层的形成过程包括：在所述第一分隔层、第二分隔层和半导体层的竖直侧壁表面上以及所述第一空腔的内壁上形成第一电极材料层；
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，去除位于所述第一分隔层的竖直侧壁表面的部分所述第一电极材料层，以形成多个第一电极层的过程包括：在所述第一电极材料层的表面上形成填充满第一空腔的第一填充材料层；
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体层的材料为多晶硅，在所述半导体衬底上形成堆叠结构之后，还包括：去除位于晶体管区域中的所述半导体层，以形成第二空腔；在所述第二空腔内依次形成字线介质层和位于字线介质层表面且填充满所述第二空腔的金属氧化物半导体层。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，在形成字线介质层之前，还包括：在所述第二空腔内壁形成黏附层，所述字线介质层形成于所述黏附层的内壁上；
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，所述晶体管区域包括沿第一方向依次排布的第一有源区域、沟道区域和第二有源区域；去除所述沟道区域的所述第一牺牲层和所述第二牺牲层，使得所述沟道区域的金属氧化物半导体层悬空；采用选择性沉积工艺，在悬空的每一层的黏附层的表面上形成沿第二方向延伸的金属字线；形成将第一有源区域中竖直方向的多层金属氧化物半导体层连接的位线。
10.一种半导体结构，其特征在于，包括：
11.根据权利要求10所述的半导体结构，其特征在于，所述第一分隔层的竖直侧壁表面沿第一方向上凸出于所述半导体层和第二分隔层的竖直侧壁表面。
12.根据权利要求10所述的半导体结构，其特征在于，所述半导体层与上方的第一分隔层之间具有沿竖直方向分立排布至少一层第二分隔层，或者所述半导体层与下方的第二分隔层之间具有沿竖直方向分立排布至少一层第二分隔层。
13.根据权利要求10所述的半导体结构，其特征在于，所述半导体层与上方以及下方的第一分隔层之间均具有沿竖直方向分立排布至少一层第二分隔层。
14.根据权利要求10所述的半导体结构，其特征在于，所述半导体结构包括与所述电容器区域沿第一方向邻接的晶体管区域，所述晶体管区域包括沿第一方向依次排布的第一有源区域、沟道区域和第二有源区域；还包括：位于所述沟道区域中每一层的半导体层的表面上的沿第二方向延伸的字线结构；将第一有源区域中竖直方向的多层半导体层连接的位线。
