一种三维存储器件及其制造方法与流程

allin2026-02-22  17


本公开总体上涉及半导体,并且更具体地,涉及用于通过不同尺寸的沟道孔进行块分隔的结构和方法。


背景技术:

1、在三维存储阵列结构中,通常使用在平行于字线的方向上的栅缝隙结构将存储阵列划分成多个存储块,并且在垂直于字线的方向上,同样需要在各个存储块之间实现电隔离。然而,由于工艺和成本限制,在垂直于字线的方向上在相邻的存储块之间实现完全电隔离是具有挑战性的。

2、因此,需要一种能够在垂直于字线的方向上在存储块之间实现完全电隔离的装置和方法。


技术实现思路

1、在本公开中描述了用于通过不同尺寸的沟道孔进行块分隔的结构和方法的实施例。

2、本公开的一个方面提供了一种三维存储器件,其包括:由交错的导电层和绝缘层构成的层叠结构;垂直延伸穿过所述层叠结构的多个沟道结构和多个虚设沟道结构;沿第一方向延伸的栅缝隙结构,所述栅缝隙结构垂直延伸穿过所述层叠结构;其中,所述沟道结构包括半导体沟道和存储膜,所述第一虚设沟道结构包括第一介质部;所述虚设沟道结构包括位于所述栅缝隙结构的端部,并与所述栅缝隙结构连接的第一虚设沟道结构。

3、在实施例中,第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个与所述栅缝隙结构对应设置的第一虚设沟道结构;所述虚设沟道结构还包括沿所述第二方向布置,并位于相邻的两个第一虚设沟道之间的第二虚设沟道结构,所述第二虚设沟道与所述栅缝隙结构在所述第一方向上的投影具有间隔。

4、在实施例中,第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个所述栅缝隙结构对应设置的第一虚设沟道结构;沿所述第二方向相邻的第一虚设沟道结构之间包括交错的氮化物层和氧化物层构成的层叠结构。

5、在实施例中,虚设沟道结构还包括第三虚设沟道结构,所述第三虚设沟道结构沿所述第二方向设置在相邻的所述第一虚设沟道结构和所述第二虚设沟道结构之间。

6、在实施例中,虚设沟道结构还包括第四虚设沟道结构,所述第四虚设沟道结构沿所述第二方向设置在相邻的所述第一虚设沟道结构之间。

7、在实施例中,第一介质部与绝缘层包括相同的材料,例如包括氧化物材料。

8、在实施例中,第一虚设沟道结构的尺寸与第二虚设沟道结构的尺寸相同,并且第一虚设沟道结构的尺寸所述第三虚设沟道结构的尺寸。

9、在实施例中,第一虚设沟道结构的尺寸大于第四虚设沟道结构的尺寸。

10、在实施例中,第一虚设沟道结构的尺寸大于沟道结构的尺寸。

11、在实施例中,沿第二方向在相邻的第一虚设沟道结构和第二虚设沟道结构之间设置有四个第三虚设沟道结构,并且所述四个第三虚设沟道结构沿所述第二方向被布置成两列。

12、在实施例中,栅缝隙结构包括第一部分和第二部分,所述第一部分的宽度比所述第二部分宽,并且所述第一虚设沟道结构与所述第一部分连接。

13、本公开的另一方面提供了一种用于形成三维存储器件的方法,包括:在衬底上形成由交错的牺牲层和绝缘层构成的层叠结构;形成垂直延伸穿过所述层叠结构的多个沟道孔和第一虚设沟道孔;在所述第一虚设沟道孔中填充第一介质部以形成第一虚设沟道结构;在所述沟道孔中依次形成存储膜和半导体沟道以完成沟道结构;以及形成垂直延伸穿过所述层叠结构的栅缝隙结构,所述栅缝隙结构沿第一方向延伸并延伸到所述第一虚设沟道结构中。

14、在实施例中,所述层叠结构包括第一层叠结构和第二层叠结构,并且形成垂直延伸穿过所述层叠结构的所述多个沟道孔和所述第一虚设沟道孔的步骤还包括:形成垂直延伸穿过由交错的牺牲层和绝缘层构成的第一层叠结构的第一沟道孔和下部虚设沟道孔,并在所述第一沟道孔和所述第一下部虚设沟道孔中填充牺牲材料;在所述第一层叠结构上形成由交错的所述牺牲层和所述绝缘层构成的第二层叠结构;形成垂直延伸穿过所述第二层叠结构的第二沟道孔和第一上部虚设沟道孔,所述第二沟道孔和所述第一上部虚设沟道孔分别与所述第一沟道孔和所述第一下部虚设沟道孔接触,以形成所述沟道孔和所述第一虚设沟道孔。

15、在实施例中,在所述第一虚设沟道孔中填充第一介质部以形成第一虚设沟道结构的步骤还包括:去除所述第一虚设沟道孔周围的部分所述层叠结构中的所述牺牲层,以形成空腔;在所述空腔中填充第一介质部,并执行平坦化,以形成第一虚设沟道结构。

16、在实施例中,去除所述第一虚设沟道孔周围的部分所述层叠结构中的所述牺牲层以形成空腔的步骤还包括:在所述多个沟道孔和所述第一虚设沟道孔中沉积多晶硅牺牲材料以填充所述沟道孔并覆盖所述第一虚设沟道孔的侧壁和底部;对所述多晶硅牺牲材料进行回蚀刻,以去除所述第一虚设沟道孔的底部和侧壁上的所述多晶硅牺牲材料;以及通过所述虚设沟道孔,进一步去除所述层叠结构中的所述牺牲层。

17、在实施例中,在所述沟道孔中依次形成存储膜和半导体沟道以完成沟道结构的步骤之前,所述方法还包括:去除所述沟道孔中的所述多晶硅牺牲材料。

18、在实施例中,所述第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个与所述栅缝隙结构对应设置的第一虚设沟道结构,并且其中,所述方法还包括:沿所述第二方向在所述多个第一虚设沟道结构中的两个相邻的第一虚设沟道结构之间形成第二虚设沟道结构,其中,所述第二虚设沟道与所述栅缝隙结构在所述第一方向上的投影具有间隔。

19、在实施例中,在形成所述多个沟道孔和所述第一虚设沟道孔的同时,沿所述第二方向在相邻的所述第一虚设沟道孔之间形成第二虚设沟道孔,其中,所述第二虚设沟道孔的尺寸与所述第一虚设沟道孔的尺寸相同。

20、在实施例中,所述方法还包括:在相邻的所述第一虚设沟道结构与所述第二虚设沟道结构之间形成第三虚设沟道结构,其中,所述第三虚设沟道结构的尺寸小于所述第一虚设沟道结构的尺寸。

21、在实施例中,所述第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个与所述栅缝隙结构对应设置的第一虚设沟道结构,并且其中,所述方法还包括:沿所述第二方向在所述多个第一虚设沟道结构中的两个相邻的第一虚设沟道结构之间形成第四虚设沟道结构,其中所述第四虚设沟道结构的尺寸小于所述第一虚设沟道结构的尺寸。

22、在实施例中,形成所述栅缝隙结构的步骤还包括:形成垂直延伸穿过所述层叠结构并沿所述第一方向延伸到所述第一虚设沟道结构中的凹槽;沿所述凹槽的侧壁和底部沉积隔离材料;在所述凹槽中沉积金属材料。

23、在实施例中,所述第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个与所述栅缝隙结构对应设置的第一虚设沟道结构,其中,形成所述栅缝隙结构的步骤还包括:形成垂直延伸穿过所述层叠结构并沿所述第一方向延伸到所述第一虚设沟道结构中的第一凹槽,所述第一凹槽具有第一宽度;形成垂直延伸穿过所述层叠结构并沿所述第一方向延伸的第二凹槽,所述第二凹槽与所述第一凹槽相接,所述第二凹槽具有第二宽度,并且其中,所述第一宽度大于所述第二宽度;沿所述第一凹槽和所述第二凹槽的侧壁和底部沉积隔离材料;在所述第一凹槽和所述第二凹槽中沉积金属材料。

24、根据本公开的说明书、权利要求、和附图,本领域的技术人员可以理解本公开的其他方面。


技术特征:

1.一种三维存储器件,包括:

2.根据权利要求1所述的三维存储器件,其中,

3.根据权利要求1所述的三维存储器件,其中,

4.根据权利要求2所述的三维存储器件,其中,所述虚设沟道结构还包括第三虚设沟道结构,所述第三虚设沟道结构沿所述第二方向设置在相邻的所述第一虚设沟道结构和所述第二虚设沟道结构之间。

5.根据权利要求3所述的三维存储器件,其中,

6.根据权利要求1所述的三维存储器件,其中,

7.根据权利要求6所述的三维存储器件,其中,

8.根据权利要求4所述的三维存储器件,其中,

9.根据权利要求5所述的三维存储器件,其中,

10.根据权利要求1所述的三维存储器件,其中,

11.根据权利要求4所述的三维存储器件,其中,

12.根据权利要求1所述的三维存储器件,其中,

13.一种用于形成三维存储器件的方法,包括:

14.根据权利要求13所述的方法,其中,所述层叠结构包括第一层叠结构和第二层叠结构,并且形成垂直延伸穿过所述层叠结构的所述多个沟道孔和所述第一虚设沟道孔的步骤还包括:

15.根据权利要求13所述的方法,其中,在所述第一虚设沟道孔中填充第一介质部以形成第一虚设沟道结构的步骤还包括:

16.根据权利要求15所述的方法,其中,去除所述第一虚设沟道孔周围的部分所述层叠结构中的所述牺牲层以形成空腔的步骤还包括:

17.根据权利要求13所述的方法,其中,在所述沟道孔中依次形成存储膜和半导体沟道以完成沟道结构的步骤之前,所述方法还包括:

18.根据权利要求13所述的方法,其中,所述第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个与所述栅缝隙结构对应设置的第一虚设沟道结构,并且其中,所述方法还包括:

19.根据权利要求18所述的方法,还包括:

20.根据权利要求18所述的方法,其中,所述方法还包括:

21.根据权利要求13所述的方法,其中,所述第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个与所述栅缝隙结构对应设置的第一虚设沟道结构,并且其中,所述方法还包括:

22.根据权利要求13所述的方法,其中,形成所述栅缝隙结构的步骤还包括:

23.根据权利要求13所述的方法,其中,所述第一虚设沟道结构包括沿垂直于所述第一方向的第二方向布置成列的多个与所述栅缝隙结构对应设置的第一虚设沟道结构,其中,形成所述栅缝隙结构的步骤还包括:


技术总结
公开了一种三维存储器件,包括:由交错的导电层和绝缘层构成的层叠结构;垂直延伸穿过所述层叠结构的多个沟道结构和多个虚设沟道结构;沿第一方向延伸的栅缝隙结构,所述栅缝隙结构垂直延伸穿过所述层叠结构;其中,所述沟道结构包括半导体沟道和存储膜,所述第一虚设沟道结构包括第一介质部;所述虚设沟道结构包括位于所述栅缝隙结构的端部,并与所述栅缝隙结构连接的第一虚设沟道结构。

技术研发人员:刘沙沙,徐前兵,毛晓明,高晶,霍宗亮
受保护的技术使用者:长江存储科技有限责任公司
技术研发日:
技术公布日:2024/10/31
转载请注明原文地址: https://www.8miu.com/read-26806.html

最新回复(0)