本公开涉及半导体封装，尤其涉及一种半导体封装方法。
背景技术：
1、随着半导体技术的发展，半导体器件的尺寸越来越小，对于半导体器件的容量要求也越来越高，因而，制作小尺寸、高容量的半导体器件成为近年来研究的主要方向。
2、为了提高半导体器件的容量，可以采用堆叠式封装技术(又称三维封装技术)，将多个芯片叠加在一起，封装在同一封装体中。其中，可以采用将底层的芯片直接键合在晶圆上，之后，在底层的芯片上再依次叠加一层以上的芯片，芯片之间键合互连，最后，再对晶圆进行切割处理，形成单颗的封装体，以制作存储器芯片、逻辑芯片、处理器芯片等半导体器件。
3、然而，现有的三维封装技术中，单颗芯片依次堆叠在晶圆上，工艺较为复杂，并且，芯片堆叠的精准度难以控制。
技术实现思路
1、为了解决背景技术中提到的至少一个问题，本公开提供一种半导体封装方法，可提高芯片堆叠精度，提升封装结构的可靠性，并简化封装工艺。
2、为了实现上述目的，本公开提供一种半导体封装方法，包括：
3、提供透明基体，透明基体具有相背的第一表面和第二表面，透明基体设有多个沟槽，沟槽由第一表面向第二表面延伸，且第一表面设有第一对准标记；
4、在沟槽内形成堆叠体，堆叠体包括逐层堆叠在沟槽内的至少两个芯片；
5、在第一表面设置晶圆，晶圆的有源面朝向第一表面并与堆叠体键合互连；其中，有源面设有第二对准标记，第二对准标记与相应的第一对准标记对应；
6、去除透明基体，形成半导体封装结构。
7、在一种可能的实施方式中，芯片设有第三对准标记，第三对准标记与相应的第一对准标记对应。
8、在一种可能的实施方式中，第一对准标记具有在两个方向延伸的对准标记，在第一方向延伸的第一对准标记用于与第二对准标记对准，在第二方向延伸的第一对准标记用于与第三对准标记对准。
9、在一种可能的实施方式中，第一对准标记至少设置在沟槽的边缘，且第一方向与第二方向相交。
10、在一种可能的实施方式中，相邻芯片之间及芯片与晶圆之间通过混合键合的方式互连。
11、在一种可能的实施方式中，在沟槽内形成堆叠体，包括：
12、设置底层的芯片，底层的芯片临时键合在沟槽的槽底；
13、在底层的芯片上依次堆叠至少一层芯片，相邻芯片之间键合互连。
14、在一种可能的实施方式中，底层的芯片通过键合胶粘接于沟槽的槽底。
15、在一种可能的实施方式中，去除透明基体，包括：
16、将堆叠体与透明基体解键合，以分离堆叠体和透明基体；
17、移除透明基体。
18、在一种可能的实施方式中，去除透明基体之后，还包括：
19、对半导体封装结构进行退火处理。
20、在一种可能的实施方式中，晶圆的有源面设有多个芯片区，沟槽与芯片区一一对应；
21、和/或，堆叠体的顶表面与沟槽的槽口平齐。
22、本公开提供的半导体封装方法，通过预先设置透明基体作为临时载体，在透明基体上开设有多个沟槽，将芯片逐层堆叠在透明基体的各沟槽内，以在各沟槽内形成堆叠体，沟槽可对芯片进行基础定位，保证芯片的堆叠精度并降低芯片堆叠的难度。然后，将晶圆以有源面朝向透明基体的方式设置在透明基体上，并将晶圆与堆叠体键合互连，最后再去除透明基体，以形成最终所需的半导体封装结构。其中，在透明基体的表面上设置有第一对准标记，对应的，在晶圆的表面上设置有第二对准标记，通过将第一对准标记与第二对准标记对准重合，保证堆叠体和晶圆键合的位置精度，提升封装结构的可靠性。
1.一种半导体封装方法，其特征在于，包括：
2.根据权利要求1所述的半导体封装方法，其特征在于，所述芯片设有第三对准标记，所述第三对准标记与相应的所述第一对准标记对应。
3.根据权利要求2所述的半导体封装方法，其特征在于，所述第一对准标记具有在两个方向延伸的对准标记，在第一方向延伸的所述第一对准标记用于与所述第二对准标记对准，在第二方向延伸的所述第一对准标记用于与所述第三对准标记对准。
4.根据权利要求3所述的半导体封装方法，其特征在于，所述第一对准标记至少设置在所述沟槽的边缘，且所述第一方向与所述第二方向相交。
5.根据权利要求1-4任一项所述的半导体封装方法，其特征在于，相邻所述芯片之间及所述芯片与所述晶圆之间通过混合键合的方式互连。
6.根据权利要求1-4任一项所述的半导体封装方法，其特征在于，在所述沟槽内形成所述堆叠体，包括：
7.根据权利要求6所述的半导体封装方法，其特征在于，所述底层的芯片通过键合胶粘接于所述沟槽的槽底。
8.根据权利要求1-4任一项所述的半导体封装方法，其特征在于，去除所述透明基体，包括：
9.根据权利要求1-4任一项所述的半导体封装方法，其特征在于，去除所述透明基体之后，还包括：
10.根据权利要求1-4任一项所述的半导体封装方法，其特征在于，所述晶圆的有源面设有多个芯片区，所述沟槽与所述芯片区一一对应；
