本发明属于集成电路领域，特别是涉及一种具有高采样率的栅压自举开关电路。
背景技术：
1、作为连接模拟世界与数字信号处理领域的桥梁，模数转换器(adc)承担着将外部连续变化的模拟量转换为便于数字信号处理所需的数字信号的作用。而采样保持电路是高速adc的最前端部分，对adc输入带宽和采样频率具有决定性的作用。而作为采样保持电路重要的组成部分，采样开关的性能决定着整个采样保持电路的性能。
2、目前，常用的采用开关包括：单管mos开关、cmos互补开关以及栅压自举开关。其中，单管开关和cmos互补开关的导通电阻会随输入信号的变化而变化，从而降低采样电路的线性度。而栅压自举开关利用自举电容预充电来实现开关管栅端电压的抬升，在采样开关导通时，始终让开关管的栅源电压保持定值，从而使导通电阻恒定，提高了开关的线性度。然而传统的栅压自举开关在自举电容充放电速度以及寄生电容影响下，采样速率不足以应对较高采样率的高速adc。
技术实现思路
1、针对上述现有技术的不足，本发明所要解决的技术问题是：提供一种具有高采样率的栅压自举开关电路。
2、为解决上述技术问题，本发明提供如下技术方案：
3、一种具有高采样率的栅压自举开关电路，包括第一mos管、第一开关电路、第二开关电路、第三开关电路、第四开关电路、第五开关电路、第六开关电路、第一自举电容和负载电容；所述第一mos管为nmos管，所述第一mos管的源极作为栅压自举开关电路的信号输入端，所述第一mos管的源极通过第四开关电路与第一自举电容的第二端电连接，所述第一自举电容的第二端通过第二开关电路接地；所述第一mos管的漏极作为栅压自举开关电路的信号输出端,所述第一mos管的漏极通过负载电容接地；所述第一mos管的栅极与第五开关电路连接，所述第一mos管的栅极还通过第三开关电路与第一自举电容的第一端电连接，所述第一自举电容的第一端通过第一开关电路连接供电电压vdd；
4、所述第六开关电路包括第四mos管和cmos传输门，所述第四mos管为pmos管；所述第四mos管的源极连接供电电压vdd，所述第四mos管的栅极连接第二时钟信号，所述第四mos管的漏极分别与cmos传输门的输出端以及第三开关电路的控制端电连接；所述cmos传输门的第一控制端连接第二时钟信号，所述cmos传输门的第二控制端连接第一时钟信号，所述cmos传输门的输入端和第一自举电容的第二端电连接。
5、进一步的，还包括第二自举电容，所述第二自举电容的第一端通过第一开关电路连接供电电压，所述第二自举电容的第二端与第一自举电容的第二端电连接。
6、进一步的，所述第一开关电路包括第五mos管和第六mos管，所述第五mos管和第六mos管均为pmos管；所述第五mos管的源极和第六mos管的源极均连接供电电压vdd；所述第五mos管的栅极和第六mos管的栅极均与第一mos管的栅极电连接；所述第五mos管的漏极与第一自举电容的第一端电连接，所述第六mos管的漏极与第二自举电容的第一端电连接；所述第五mos管的衬底和第六mos管的衬底均与第六mos管的漏极电连接。
7、进一步的，所述第三开关电路包括第二mos管，所述第二mos管为pmos管；所述第二mos管的漏极与第一mos管的栅极电连接，所述第二mos管的栅极与cmos传输门的输出端电连接；所述第二mos管的源极与第一自举电容的第一端电连接，所述第二mos管的衬底与第六mos管的漏极电连接。
8、进一步的，所述第二开关电路包括第十mos管，所述第十mos管为nmos管；所述第十mos管的漏极与第一自举电容的第二端和第二自举电容的第二端均电连接，所述第十mos管的栅极连接第一时钟信号，所述第十mos管的源极接地。
9、进一步的，所述第四开关电路包括第三mos管，所述第三mos管为nmos管；所述第三mos管的漏极与第一mos管的源极电连接，所述第三mos管的栅极连接第二时钟信号，所述第三mos管的源极与cmos传输门的输入端电连接。
10、进一步的，所述第五开关电路包括第七mos管，所述第七mos管为nmos管；所述第七mos管的漏极与第一mos管的栅极电连接，所述第七mos管的栅极连接供电电压vdd，所述第七mos管的源极连接第二时钟信号。
11、进一步的，所述第一时钟信号和第二时钟信号反向。
12、进一步的，所述第一mos管的衬底电连接有衬底切换电路，所述衬底切换电路用于使第一mos管的衬底与其源极电连接或接地。
13、进一步的，所述衬底切换电路包括第八mos管和第九mos管，所述第八mos管和第九mos管均为nmos管；所述第八mos管的漏极与第一mos管的源极电连接，所述第八mos管的栅极连接第二时钟信号，所述第八mos管的源极与第一mos管的衬底电连接；所述第九mos管的漏极与第一mos管的衬底电连接，所述第九mos管的栅极连接第一时钟信号，所述第九mos管的源极接地。
14、本发明中，对电路结构进行了优化设计，通过将第三mos管的栅极直接连接第二时钟信号，以及采用cmos传输门替代传统电路的mos管，降低了主开关管m1的导通电阻，提高了采样开关的工作速度。同时通过引入辅助信号路径降低了节点x处的非线性电容对mos管m2导通电阻的影响，从而使主开关管m1的栅极电压保持恒定，提升了采样电路的线性度。另外，通过衬底切换电路还减小了mos管体效应，降低了谐波失真，增加了采样电路的精度。解决了传统栅压自举开关电路在高速adc应用中存在的不足，可以满足高速adc的应用要求。
1.一种具有高采样率的栅压自举开关电路，其特征在于：包括第一mos管、第一开关电路、第二开关电路、第三开关电路、第四开关电路、第五开关电路、第六开关电路、第一自举电容和负载电容；所述第一mos管为nmos管，所述第一mos管的源极作为栅压自举开关电路的信号输入端，所述第一mos管的源极通过第四开关电路与第一自举电容的第二端电连接，所述第一自举电容的第二端通过第二开关电路接地；所述第一mos管的漏极作为栅压自举开关电路的信号输出端,所述第一mos管的漏极通过负载电容接地；所述第一mos管的栅极与第五开关电路连接，所述第一mos管的栅极还通过第三开关电路与第一自举电容的第一端电连接，所述第一自举电容的第一端通过第一开关电路连接供电电压vdd；
2.如权利要求1所述的具有高采样率的栅压自举开关电路，其特征在于：还包括第二自举电容，所述第二自举电容的第一端通过第一开关电路连接供电电压，所述第二自举电容的第二端与第一自举电容的第二端电连接。
3.如权利要求2所述的具有高采样率的栅压自举开关电路，其特征在于：所述第一开关电路包括第五mos管和第六mos管，所述第五mos管和第六mos管均为pmos管；所述第五mos管的源极和第六mos管的源极均连接供电电压vdd；所述第五mos管的栅极和第六mos管的栅极均与第一mos管的栅极电连接；所述第五mos管的漏极与第一自举电容的第一端电连接，所述第六mos管的漏极与第二自举电容的第一端电连接；所述第五mos管的衬底和第六mos管的衬底均与第六mos管的漏极电连接。
4.如权利要求3所述的具有高采样率的栅压自举开关电路，其特征在于：所述第三开关电路包括第二mos管，所述第二mos管为pmos管；所述第二mos管的漏极与第一mos管的栅极电连接，所述第二mos管的栅极与cmos传输门的输出端电连接；所述第二mos管的源极与第一自举电容的第一端电连接，所述第二mos管的衬底与第六mos管的漏极电连接。
5.如权利要求1所述的具有高采样率的栅压自举开关电路，其特征在于：所述第二开关电路包括第十mos管，所述第十mos管为nmos管；所述第十mos管的漏极与第一自举电容的第二端和第二自举电容的第二端均电连接，所述第十mos管的栅极连接第一时钟信号，所述第十mos管的源极接地。
6.如权利要求1所述的具有高采样率的栅压自举开关电路，其特征在于：所述第四开关电路包括第三mos管，所述第三mos管为nmos管；所述第三mos管的漏极与第一mos管的源极电连接，所述第三mos管的栅极连接第二时钟信号，所述第三mos管的源极与cmos传输门的输入端电连接。
7.如权利要求1所述的具有高采样率的栅压自举开关电路，其特征在于：所述第五开关电路包括第七mos管，所述第七mos管为nmos管；所述第七mos管的漏极与第一mos管的栅极电连接，所述第七mos管的栅极连接供电电压vdd，所述第七mos管的源极连接第二时钟信号。
8.如权利要求1～7任一项所述的具有高采样率的栅压自举开关电路，其特征在于：所述第一时钟信号和第二时钟信号反向。
9.如权利要求8所述的具有高采样率的栅压自举开关电路，其特征在于：所述第一mos管的衬底电连接有衬底切换电路，所述衬底切换电路用于使第一mos管的衬底与其源极电连接或接地。
10.如权利要求9所述的具有高采样率的栅压自举开关电路，其特征在于：所述衬底切换电路包括第八mos管和第九mos管，所述第八mos管和第九mos管均为nmos管；所述第八mos管的漏极与第一mos管的源极电连接，所述第八mos管的栅极连接第二时钟信号，所述第八mos管的源极与第一mos管的衬底电连接；所述第九mos管的漏极与第一mos管的衬底电连接，所述第九mos管的栅极连接第一时钟信号，所述第九mos管的源极接地。
