本申请涉及半导体，具体而言，本申请涉及一种半导体结构及其制备方法、存储器。
背景技术：
1、存储器是用于数据存放的主要介质。常见的存储器件多为平面结构的二维存储器件，随着各类电子设备对集成度和存储容量等需求的不断提高，三维存储器件应运而生。
2、三维存储器件可实现数据在三维空间中的存储和传递，能够大幅度提高存储器件的存储能力，降低存储成本，提高存储器件的集成度和存储密度，有助于实现存储器件的小型化。
技术实现思路
1、本申请提出一种半导体结构及其制备方法、存储器。
2、第一个方面，本申请实施例提供了一种半导体结构，包括：
3、衬底；
4、导电层，设置在衬底的一侧，导电层包括沿垂直于衬底方向依次设置的第一导电膜层、第二导电膜层和第三导电膜层，第一导电膜层和第三导电膜层的材料相同；
5、绝缘层，位于导电层朝向衬底的一侧以及位于导电层背离衬底的一侧；
6、半导体结构具有贯穿导电层和绝缘层的通孔，通孔所在位置与待形成沟道层的位置相对应，通孔的轴线沿垂直于衬底方向延伸，通孔的侧壁露出绝缘层、第一导电膜层、第二导电膜层和第三导电膜层，第二导电膜层沿平行于衬底方向的尺寸小于绝缘层沿平行于衬底方向的尺寸，且第一导电膜层、第二导电膜层和第三导电膜层在衬底上的正投影重叠。
7、在本申请的一些实施例中，半导体结构包括：沿垂直于衬底方向，依次交替设置的多个导电层和多个绝缘层，通孔贯穿多个导电层和多个绝缘层。
8、在本申请的一些实施例中，导电层具有被通孔分隔开的第一导电部和第二导电部；
9、半导体结构还包括：
10、沟道层，设置于通孔的内壁，第一导电部和第二导电部均与沟道层电连接，第一导电部和第二导电部中的一个形成源极，另一个形成漏极；
11、栅极，设置在通孔内，并与沟道层绝缘。
12、第二个方面，本申请实施例提供了一种存储器，包括存储单元，存储单元包括上述的半导体结构。
13、在本申请的一些实施例中，存储器包括：
14、字线，与半导体结构的栅极电连接，字线沿垂直于衬底的方向延伸；
15、位线，与导电层电连接，位线沿平行于衬底的方向延伸，位线与字线绝缘设置；
16、多个存储单元，其中：
17、若干存储单元沿平行于衬底的方向呈阵列布置，沿平行于衬底的方向，相邻两个存储单元的半导体结构中，同层设置的两个导电层与同一位线电连接；和/或，
18、若干存储单元沿垂直于衬底的方向依次层叠设置，沿垂直于衬底的方向，相邻两个存储单元的半导体结构的栅极与同一字线电连接。
19、第三个方面，本申请实施例提供了一种半导体结构的制备方法，包括：
20、提供一衬底；
21、在衬底的一侧依次制作绝缘层和导电层，导电层包括沿垂直于衬底方向依次设置的第一导电膜层、第二导电膜层和第三导电膜层，第一导电膜层和第三导电膜层的材料相同；
22、通过第一次图形化处理，形成贯穿绝缘层和导电层的通孔，通孔所在位置与待形成沟道层的位置相对应，通孔的轴线沿垂直于衬底方向延伸，通孔的侧壁露出绝缘层、第一导电膜层、第二导电膜层和第三导电膜层；
23、通过第二次图形化处理，去除露出的部分第二导电膜层，使得第二导电膜层沿平行于衬底方向的尺寸小于绝缘层沿平行于衬底方向的尺寸；
24、通过第三次图形化处理，去除露出的部分第一导电膜层和部分第三导电膜层，使得第一导电膜层、第二导电膜层和第三导电膜层在衬底上的正投影重叠。
25、在本申请的一些实施例中，在衬底的一侧依次制作绝缘层和导电层，包括：
26、在衬底的一侧，沿垂直于衬底方向，依次交替制作多个绝缘层和多个导电层；
27、在制作多个导电层之后，半导体结构的制备方法还包括：
28、在多个导电层中位于最外侧的一个导电层的背离衬底的一侧制作绝缘层。
29、在本申请的一些实施例中，第二次图形化处理，包括：
30、在35℃至70℃的温度条件下，采用第一刻蚀剂对第二导电膜层横向刻蚀0.1min至30min，其中：
31、第一刻蚀剂的组分包括氢氧化铵、过氧化氢和水，且氢氧化铵、过氧化氢和水的体积比在1：1：10至1：2：100范围内。
32、在本申请的一些实施例中，第三次图形化处理，包括：
33、在80℃至130℃的温度条件下，采用第二刻蚀剂同时对第一导电膜层和第三导电膜层横向刻蚀0.5min至10min，其中：
34、第二刻蚀剂的组分包括硫酸、过氧化氢和第二导电膜层材料的抑制剂，且硫酸和过氧化氢的体积比在2：1至10：1范围内，第二导电膜层材料的抑制剂在第二刻蚀剂中的体积比在0.5％至5％范围内。
35、在本申请的一些实施例中，在第三次图形化处理之后，半导体结构的制备方法还包括：
36、在通孔的内壁形成沟道层，沟道层与被通孔分隔开的导电层的第一导电部和第二导电部均电连接；
37、在通孔内依次制作栅极介质层和栅极。
38、本申请实施例提供的技术方案带来的有益技术效果包括：
39、本申请实施例中，导电层朝向衬底一侧以及导电层背离衬底一侧均设有绝缘层，导电层包括第一导电膜层、第二导电膜层和第三导电膜层，第二导电膜层通过第一导电膜层与位于导电层朝向衬底一侧的绝缘层连接，第二导电膜层通过第三导电膜层与位于导电层背离衬底一侧的绝缘层连接，通过设置第一导电膜层和第三导电膜层，可以提高第二导电膜层与绝缘层之间的粘结力。
40、本申请实施例中，通孔所在位置与待形成沟道层的位置相对应，通孔贯穿导电层和绝缘层，通孔的轴线沿垂直于衬底方向延伸，通孔的侧壁露出绝缘层、第三导电膜层、第二导电膜层和第一导电膜层；由于第二导电膜层的一侧设有第一导电膜层，另一侧设有第三导电膜层，且第一导电膜层和第三导电膜层的材料相同，因此能够保证第二导电膜层上下接触的膜层一样。这样，在制备过程中当对导电层进行横向刻蚀时，可以先将露出的第二导电膜层沿横向刻蚀一定深度，使得第二导电膜层沿平行于衬底方向的尺寸小于绝缘层沿平行于衬底方向的尺寸；横向刻蚀第二导电膜层之后，第一导电膜层的一部分结构和第三导电膜层的一部分结构均被暴露出来，之后再对第一导电膜层和第三导电膜层进行横向刻蚀，以去除暴露出来的第一导电膜层和第三导电膜层，使得第一导电膜层和第三导电膜层的刻蚀深度与第二导电膜层的刻蚀深度一致，第一导电膜层、第二导电膜层和第三导电膜层在衬底上的正投影重叠，通过上述设置方式，能够提高沟道长度的均一性，符合后续工艺要求和电性相关要求，有利于提升产品的器件性能。
41、本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。
1.一种半导体结构，其特征在于，包括：
2.根据权利要求1所述的半导体结构，其特征在于，包括：沿垂直于所述衬底方向，依次交替设置的多个所述导电层和多个所述绝缘层，所述通孔贯穿多个所述导电层和多个所述绝缘层。
3.根据权利要求1或2所述的半导体结构，其特征在于，所述导电层具有被所述通孔分隔开的第一导电部和第二导电部；
4.一种存储器，其特征在于，包括存储单元，所述存储单元包括权利要求1至3中任一项所述的半导体结构。
5.根据权利要求4所述的存储器，其特征在于，包括：
6.一种半导体结构的制备方法，其特征在于，包括：
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，在所述衬底的一侧依次制作绝缘层和导电层，包括：
8.根据权利要求6或7所述的半导体结构的制备方法，其特征在于，所述第二次图形化处理，包括：
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述第三次图形化处理，包括：
10.根据权利要求6或7所述的半导体结构的制备方法，其特征在于，在所述第三次图形化处理之后，还包括：
