本文公开的发明概念的实施例涉及数据通信，并且更具体地，涉及用于管理多层分组网络通信中的分组报头字段的物理(phy)层和方法，以促进低延迟。
背景技术：
1、一般来说，分组数据网络是基于多层通信模型构建的，其由用于将数据编码和解码成信号并通过物理介质传输这些信号的物理(phy)层组成。phy层能够在电子组件之间传输高速数据，诸如在传感器、照相机、显示单元和它们相应的电子控制单元(ecu)之间。此外，多层通信模型包括数据链路层，它确保数据在网络上的可靠传输，同时还与phy层和网络层对接。
2、在对接收到的数据进行编码和解码之后，数据分组可能包含错误，并且分组差错率(per)定义了解码数据中出现错误的可能性。例如，在汽车工业中，可由于能够干扰电子组件之间的数据分组传输的因素产生短脉冲噪声。因此，为了最大限度地减少错误并获得低per，分组数据网络在phy层和数据链路层中利用一个或多个错误检测和/或错误纠正能力。
3、传统来说，在数据链路层通过利用队列、fi fo和其它类似的机制来处理数据分组。可单独检查每个数据分组，然后使用重传机制进行处理。例如，如果数据分组由于短脉冲噪声而被破坏，则可以采用队列方法来请求数据分组的重传。然而，这种串行实现方式可能需要相当长的时间来执行多个错误纠正动作。
技术实现思路
1、本发明概念的实施例为物理(phy)层提供了用于在多层分组网络通信中管理一个或多个分组报头字段的方法。
2、本发明概念的另一个实施例提供了一种phy层，其包括集中式模块，该模块设计成支持超低分组差错率(per)，同时保持低延迟。
3、本发明概念的又一个实施例提供了一种phy层，其能够分析一个或多个数据分组的一个或多个报头字段，以验证是否已经接收到正确的数据分组。
4、本发明概念的另一个实施例提供了一种phy层，其将报头字段存储在阵列中，便于将每个数据分组以其原始顺序转发到数据链路层。此外，本实施例使得能够处理到下一层的重传请求。
5、本发明概念的又一个实施例提供了一种phy层，其能够并行读取多个报头字段，从而允许以更低的延迟传输和重传一个或多个数据分组。
6、本发明概念的另一个实施例提供了一种用于管理phy层中的分组报头字段的方法，其包括：由phy层的报头描述符阵列(hda)接收数据分组和数据分组的状态信号；由hda为接收的数据分组写入报头字段；由hda将数据分组的写入报头字段和状态信号存储在报头字段阵列中；以及由hda通过允许并行读取报头字段阵列的多个位置来获取数据分组的报头字段，从而允许数据分组的传输和重传。
7、本发明概念的又一个实施例提供了一种phy层，其包括：hda，hda配置成：接收数据分组和数据分组的状态信号；为接收的数据分组写入报头字段；将数据分组的写入报头字段和状态信号存储在报头字段阵列中；以及通过允许并行读取报头字段阵列的多个位置来获取数据分组的报头字段，从而允许数据分组的传输和重传。
8、本发明概念的另一个实施例提供了一种用于管理phy层中的分组报头字段的系统，其包括：hda，hda配置成接收数据分组和数据分组的状态信号，存储数据分组的报头字段并跟踪多个数据分组的状态，其中hda包括：写入接口模块，其配置成写入报头字段并在报头字段阵列中存储所述数据分组的所写入的报头字段，多个内部生成的字段以及所述状态信号，其中写入接口模块包括存储元件阵列和组合逻辑，其用于使用phy层的多个内部块来写入和更新多个报头字段，并且用于在写入报头字段之前跟踪状态信号以验证接收的数据分组是好还是坏；以及多个读取接口模块，其中每个读取接口模块包括：多路复用器(mux)；与门和可编程延迟元件，其用于通过使用phy层的多个内部块来访问多个数据分组的状态，使得能够并行读取报头字段阵列的多个位置，以获取多个数据分组的多个报头字段和多个内部生成的字段。
1.一种用于管理物理phy层中的分组报头字段的方法，包括：
2.根据权利要求1所述的方法，其中使用所述hda的写入接口模块来执行所述报头字段的写入。
3.根据权利要求2所述的方法，其中所述写入接口模块包括存储元件阵列和组合逻辑，以用于通过所述phy层的多个内部块写入和更新多个报头字段，其中通过所述多个内部块同时更新同一报头字段包括基于优先级更新所述同一报头字段。
4.根据权利要求2所述的方法，其中所述写入接口模块配置成在以下情况之一中跟踪所接收的状态信号，以验证所接收的数据分组是好的还是坏的：1)在写入所述报头字段之前，2)接收到针对所述数据分组的至少一个重传请求，以及3)所述数据分组丢失。
5.根据权利要求1所述的方法，其中所述hda包括多个读取接口模块，其中每个读取接口模块包括多路复用器(mux)、与门和可编程延迟元件，以用于使能所述报头字段阵列的并行读取。
6.根据权利要求1所述的方法，其中所述数据分组的状态信号由所述phy层的内部块生成。
7.根据权利要求1所述的方法，其中所述数据分组的所述传输和重传是以超低分组差错率(per)完成的。
8.一种物理phy层，包括：
9.根据权利要求8所述的phy层，其中所述hda包括写入接口模块，以用于写入所述报头字段。
10.根据权利要求9所述的phy层，其中所述写入接口模块包括存储元件阵列和组合逻辑，以用于通过所述phy层的多个内部块写入和更新多个报头字段，其中通过所述多个内部块同时更新同一报头字段包括基于优先级更新所述同一报头字段。
11.根据权利要求9所述的phy层，其中所述写入接口模块配置成在以下情况之一中跟踪所接收的状态信号，以验证所接收的数据分组是好的还是坏的：1)在写入所述报头字段之前，2)接收到针对所述数据分组的至少一个重传请求，以及3)所述数据分组丢失。
12.根据权利要求8所述的phy层，其中所述hda包括多个读取接口模块，其中每个读取接口模块包括多路复用器(mux)、与门和可编程延迟元件，以用于使能所述报头字段阵列的并行读取。
13.根据权利要求8所述的phy层，其中所述数据分组的状态信号由所述phy层的内部块产生。
14.根据权利要求8所述的phy层，其中所述数据分组的所述传输和重传是以超低分组差错率(per)完成的。
15.一种用于管理物理phy层中的分组报头字段的系统，包括：
16.根据权利要求15所述的系统，其中由所述写入接口模块存储的所述多个内部生成的字段包括：标记所接收的数据分组是好的还是坏的、标记丢失的数据分组、所述数据分组的长度、给定数据分组的重试次数以及跟踪所接收的数据分组是否被传递到下一层中的至少一个。
17.根据权利要求15所述的系统，其中所述写入模块还包括解复用器，所述解复用器配置成接收所述存储元件阵列的输出和所述组合逻辑的输出。
18.根据权利要求17所述的系统，其中所述存储元件阵列的输出包括分组地址值。
19.根据权利要求17所述的系统，其中所述组合逻辑的输出基于从所述存储元件阵列提供的所述数据分组的索引。
20.根据权利要求15所述的系统，其中所述系统支持超低分组差错率(per)。
