本申请涉及电路板，尤其涉及一种封装体及其制备方法以及封装互连结构。
背景技术：
1、在电子产品不断朝轻薄短小、多功能、低功耗发展的趋势下，能够整合上述特性的系统级封装(system in package，sip)技术和叠层封装技术(package-on-package，pop)越来越受到重视。未来，多功能整合与低功耗将是重要趋势，sip和pop也将在封装技术中扮演重要角色。
2、目前，sip封装结构主要通过底部的球栅阵列(ball grid array，bga)、焊盘网格阵列(land grid array，lga)等方式与基板焊接导通，封装结构的侧边部分无导通功能。
3、传统pop封装结构的元器件通过bga的方式向上堆栈，导致封装过程中因锡球的缘故使整体厚度(高度)增加。
技术实现思路
1、有鉴于此，本申请提出一种封装体的制备方法，以解决上述问题中的至少一个。
2、另，还有必要提出一种封装体及封装互连结构。
3、本申请一实施方式提供一种封装体的制备方法，包括如下步骤：提供线路板，所述线路板包括基板和设于所述基板表面的元器件和导电柱；所述基板包括至少一基材层和至少两层导电线路层，每层基材层设置于相邻的两层导电线路层之间；最外侧的两层导电线路层为第一外侧线路层和第二外侧线路层，所述元器件与所述第一外侧线路层电连接，所述导电柱与所述第一外侧线路层电连接；
4、在所述线路板的表面设置塑封层，所述塑封层覆盖所述元器件、所述导电柱以及所述基板；
5、在所述线路板背离所述塑封层的表面设置连接部，得到中间体，所述连接部与所述第二外侧线路层电连接；
6、将所述导电柱沿高度方向进行切割，使所述中间体分割成为多个封装体，所述封装体的至少一侧壁具有由所述导电柱切割而成的导电部。
7、一种实施方式中，所述线路板的制备方法包括如下步骤：提供覆铜板，所述覆铜板包括基材层和设于所述基材层表面的铜箔层；将所述铜箔层制作形成导电线路层，得到基板；对所述基板进行表面处理，以在所述第一外侧线路层和所述第二外侧线路层的表面形成防护层；通过表面贴装技术在所述基板的表面设置元器件和导电柱，以使所述元器件和所述导电柱分别与所述第一外侧线路层电连接。
8、一种实施方式中，所述塑封层背离所述基板的端面比所述导电柱背离所述基板的端面高100μm以上。
9、本申请一实施方式提供一种封装体的制备方法，包括如下步骤：
10、提供线路板，所述线路板包括基板和设于所述基板表面的元器件；所述基板包括至少一基材层和至少两层导电线路层，每层基材层设置于相邻的两层导电线路层之间，所述元器件与最外侧的导电线路层电连接；
11、在所述线路板的表面设置塑封层，所述塑封层覆盖所述元器件以及所述基板，得到中间体；
12、在所述中间体上形成开孔，所述开孔贯穿所述塑封层，在所述开孔内设置导电材料以形成导电孔，所述导电孔电连接所述最外侧的导电线路层；
13、将所述导电孔沿高度方向进行切割，使所述中间体分割成为多个封装体，所述封装体的至少一侧壁具有由所述导电孔切割而成的导电部，且所述导电部延伸至所述塑封层远离所述基材层的表面。
14、本申请一实施方式提供一种封装体，包括线路板、塑封层和连接部。所述线路板包括基板和设于所述基板表面的元器件。所述基板包括至少一基材层和至少两层导电线路层，每层基材层设置于相邻的两层导电线路层之间。最外侧的两层导电线路层为第一外侧线路层和第二外侧线路层，所述元器件与所述第一外侧线路层电连接。所述塑封层覆盖所述元器件以及所述基板，所述塑封层的侧壁设有导电部，所述导电部与所述第一外侧线路层电连接。所述连接部设于所述线路板背离所述塑封层的表面，并与所述第二外侧线路层电连接。
15、本申请一实施方式提供一种封装互连结构，其包括电路板和如上所述的封装体。所述封装体通过所述连接部与所述电路板电连接，所述导电部用于连接电子元件。
16、本申请一实施方式提供一种封装互连结构，其包括两个如上所述的封装体，所述两个封装体通过所述连接部电连接。
17、一种实施方式中，所述封装互连结构还包括电路板，所述电路板通过所述导电部与所述两个封装体电连接。
18、本申请一实施方式提供一种封装体，包括线路板和塑封层。所述线路板包括基板和设于所述基板表面的元器件。所述基板包括至少一基材层和至少两层导电线路层，每层基材层设置于相邻的两层导电线路层之间，所述元器件与最外侧的导电线路层电连接。所述塑封层覆盖所述元器件以及所述基板。所述塑封层的侧壁设有导电部，且所述导电部延伸至所述塑封层远离所述基材层的表面。所述导电部与所述最外侧的导电线路层电连接。
19、本申请一实施方式提供一种封装互连结构，包括电子器件以及如上所述的封装体。所述电子器件包括电路板和/或电子元件。
20、本申请通过对导电柱或导电孔沿高度方向进行切割形成导电部，从而可得到侧面具有导电部的封装体，进而能够使封装体通过侧面的导电部与电路板或是电子元件等导通，形成集成度较高的封装互连结构，有利于实现电子产品的多功能整合，提高资源的利用度。并且，导电孔形成的导电部延伸至了封装体(sip单体)的顶面和/或底面，则sip单体的上下两面也可与其他电子器件并排堆栈连接，降低了整体封装体积，进而实现了更高集成度更小体积的封装。另外，导电柱可与元器件等一同装贴至基板上，并一同塑封，无需对导电柱额外设置工序，提高了效率。
1.一种封装体的制备方法，其特征在于，包括如下步骤：
2.如权利要求1所述的制备方法，其特征在于，所述线路板的制备方法包括如下步骤：
3.如权利要求1所述的制备方法，其特征在于，所述塑封层背离所述基板的端面比所述导电柱背离所述基板的端面高100μm以上。
4.一种封装体的制备方法，其特征在于，包括如下步骤：
5.一种封装体，其特征在于，包括：
6.一种封装互连结构，其特征在于，包括电路板和如权利要求5所述的封装体，所述封装体通过所述连接部与所述电路板电连接，所述导电部用于连接电子元件。
7.一种封装互连结构，其特征在于，包括两个如权利要求5所述的封装体，所述两个封装体通过所述连接部电连接。
8.如权利要求7所述的封装互连结构，其特征在于，还包括电路板，所述电路板通过所述导电部与所述两个封装体电连接。
9.一种封装体，其特征在于，包括：
10.一种封装互连结构，其特征在于，包括电子器件以及如权利要求9所述的封装体，所述电子器件包括电路板和/或电子元件。
