本申请涉及集成电路，特别是涉及一种半导体结构及半导体芯片。
背景技术：
1、在半导体制程中，通常在晶圆上设有切割道区，切割道区将晶圆划分成多个用于加工制作芯片产品的产品区。同一晶圆上的多个产品区内的芯片同时加工制备。然后，通过在切割道区进行切割工艺，从而将各个产品区内的芯片分离成独立的芯片产品。
2、同时，在芯片加工过程中，还会在切割道区中形成各种加工辅助结构。这些加工辅助结构可以包括曝光对位用的对准标记、套刻精度测量用的套刻标识以及晶圆验收测试(wafer acceptance test，wat)使用的测试结构等。
3、然而，随着半导体技术的发展，为了能够在单片晶圆上加工更多数量的芯片，切割道区尺寸被不断压缩。这就导致芯片加工所需要的各种加工辅助结构放置空间被不断压缩，甚至难以在切割道区设置足够的加工辅助结构，从而影响芯片加工。
技术实现思路
1、基于此，本申请实施例提供一种半导体结构及半导体芯片，与解决切割道区被压缩时的芯片加工问题。
2、一种半导体结构，具有切割道区与产品区，所述半导体结构包括：
3、基底；
4、芯片结构，位于所述产品区的基底上；
5、测试电路结构，位于所述切割道区的所述基底上；
6、第一测试转接层，位于所述测试电路结构上，由所述切割道区延伸至所述产品区，且所述第一测试转接层电连接所述测试电路结构，并与所述芯片结构间隔设置。
7、在其中一个实施例中，所述第一测试转接层包括：
8、导电连接结构，位于所述切割道区，且连接所述测试电路结构；
9、第一测试转接线，连接所述导电连接结构，由所述切割道区延伸至所述产品区，且与所述芯片结构间隔设置。
10、在其中一个实施例中，所述半导体结构还包括：
11、第一钝化层，覆盖所述第一测试转接线，且所述第一钝化层具有位于所述产品区的电极开孔，所述电极开孔暴露所述第一测试转接线。
12、在其中一个实施例中，
13、所述产品区包括第一密封环区与芯片区，所述第一密封环区位于所述切割道区与所述芯片区之间；
14、所述第一测试转接线穿过所述第一密封环区而延伸至所述芯片区，所述电极开孔位于所述芯片区。
15、在其中一个实施例中，
16、所述半导体结构还包括第二钝化层，所述第二钝化层覆盖所述导电连接结构，且具有暴露所述导电连接结构的转接孔；
17、所述第一测试转接线位于所述转接孔内以及所述第二钝化层上表面，且所述第一测试转接线在所述第二钝化层上表面由所述切割道区延伸至所述产品区。
18、在其中一个实施例中，所述第一测试转接线位于所述转接孔的侧壁、所述转接孔的底部以及所述第二钝化层上表面。
19、在其中一个实施例中，所述半导体结构还包括：
20、第一钝化层，覆盖所述第一测试转接线以及所述第二钝化层，且向所述转接孔内凹陷。
21、在其中一个实施例中，所述导电连接结构包括：
22、多个间隔设置的布线层，位于底层所述布线层连接所述测试电路结构，位于顶层的布线层连接所述第一测试转接线；
23、导电插塞，位于相邻所述布线层之间。
24、一种半导体芯片，包括：
25、基底；
26、芯片结构，位于所述基底上；
27、第二测试转接层，由所述半导体芯片的边缘延伸至所述半导体芯片内，且与所述芯片结构间隔设置。
28、在其中一个实施例中，所述第二测试转接层包括：
29、第二测试转接线，与所述芯片结构间隔设置，且由所述半导体芯片的边缘延伸至所述半导体芯片内。
30、在其中一个实施例中，所述半导体芯片还包括：
31、第一钝化层，覆盖所述第二测试转接线，且所述第一钝化层具有电极开孔，所述电极开孔暴露所述第二测试转接线。
32、在其中一个实施例中，
33、所述半导体芯片具有第一密封环区与芯片区，所述第一密封环区位于所述芯片区与所述半导体芯片的边缘之间；
34、所述第二测试转接线穿过所述第一密封环区而延伸至所述芯片区，所述电极开孔位于所述芯片区。
35、本申请实施例的半导体结构及半导体芯片具有如下有益效果：
36、通过设置由切割道区延伸至产品区的第一测试转接层，从而可以使得对测试电路结构的测试可以在产品区进行。此时，测试电路结构的测试电极可以不设置或者不完全设置在切割道区内。因此，在切割道区空间有限的情况下，切割道区可以预留更多的面积去形成足够数量的其他加工辅助结构(如对准标记及套刻标识等)。并且，也不会由于在切割道区排布对准标记及套刻标识等，而使得在切割道区难以形成足够数量的测试电极而影响对测试电路结构的测试。因此，此时也可以对足够数量的测试电路结构进行有效测试。因此，本申请实施例可以在切割道区空间有限的情况下，也可以设置足够的加工辅助结构，从而可以有序可靠地进行芯片加工，从而可以提高芯片良率。
1.一种半导体结构，其特征在于，具有切割道区与产品区，所述半导体结构包括：
2.根据权利要求1所述的半导体结构，其特征在于，所述第一测试转接层包括：
3.根据权利要求2所述的半导体结构，其特征在于，所述半导体结构还包括：
4.根据权利要求2所述的半导体结构，其特征在于，
5.根据权利要求4所述的半导体结构，其特征在于，所述第一测试转接线位于所述转接孔的侧壁、所述转接孔的底部以及所述第二钝化层上表面。
6.根据权利要求4所述的半导体结构，其特征在于，所述半导体结构还包括：
7.根据权利要求2所述的半导体结构，其特征在于，所述导电连接结构包括：
8.一种半导体芯片，其特征在于，包括：
9.根据权利要求8所述的半导体芯片，其特征在于，所述第二测试转接层包括：
10.根据权利要求8所述的半导体芯片，其特征在于，所述半导体芯片还包括：
