led芯片及其制备方法
技术领域
1.本发明涉及半导体制造技术领域，特别涉及一种led芯片及其制备方法。
背景技术：2.随着发光二极管工艺技术的发展，led芯片已广泛应用于照明、显示及背光源等方面，人们对led芯片的性能要求越来越高。
3.在led芯片制造过程中，由于p型gan层与p型欧姆金属电极接触会引起较高的接触电阻和低透过率，会导致led芯片工作电压增大，而较高的工作电压会使得led芯片在使用过程中产生较多的热量，从而造成能量损失，影响led芯片的可靠性，为了解决这一问题，通常会在p型gan半导体材料层上添加一层透明导电层，采用氧化铟锡ito材料制成的透明导电层，因具有优异的光电性能(高透过率和低电阻)，是目前应用最广泛的一种透明导电层材料。
4.然而，现有技术中，增加的透明导电层的厚度对led芯片的电压和亮度的影响较大，若透明导电层较厚虽能获得较低的电压，从而减少能量损耗，但过厚的透明导电层会吸收部分光，影响led芯片的出光效率，若透明导电层较薄则难以降低能量损耗，因此，急需制备一种同时满足能量损耗较低且出光效率较高的led芯片。
技术实现要素：5.基于此，本发明的目的是提出一种led芯片，以确保led芯片在能量损耗较低的情况下提高其发光效率。
6.根据本发明提出的一种led芯片，其特征在于，所述led芯片从下而上依次包括：衬底层、外延层、n型gan层、p型gan层、电流阻挡层、透明导电层、金属电极层以及绝缘保护层，其中：
7.所述透明导电层的顶面设有多个孔洞，所述绝缘保护层将所述透明导电层的顶面至少部分覆盖，所述孔洞位置对应的透明导电层厚度为非孔洞位置对应的透明导电层厚度的0.2-0.8倍，所述孔洞位置对应的绝缘保护层厚度为非孔洞位置对应的绝缘保护层厚度的0-0.8倍。
8.优选地，所述孔洞的直径范围为2-10um，所述孔洞之间的间距为2-10um。
9.优选地，所述电流阻挡层的厚度范围为所述绝缘保护层的厚度范围为所述透明导电层的厚度范围为
10.优选地，所述绝缘保护层为sio2和sinx的一种或多种气体的叠层。
11.优选地，所述透明导电层至少由ito、izo、ato、azo、gzo或fto中的一种材料制成。
12.优选地，所述金属电极层至少由ag、cu、cr、ti、al、ni、pt和au的一种或多种制成。
13.根据本发明实施例的一种led芯片的制备方法，其特征在于，所述方法包括：
14.在半成品晶圆上沉积sio2薄膜；
15.接着采用光刻技术在sio2薄膜上制作ito图形；
16.接着采用icp刻蚀技术，通过ito图形腐蚀ito薄膜以及sio2薄膜；
17.接着再次沉积sio2薄膜制得绝缘保护层；
18.接着采用光刻技术在绝缘保护层上制得psv图形；
19.接着采用icp刻蚀技术，通过psv图形腐蚀sio2薄膜以漏出n电极和p电极。
20.优选地，在采用icp刻蚀技术，通过ito图形腐蚀ito薄膜以及sio2薄膜的步骤中：
21.射频功率为50-800w，o2流量为0-50sccm，chf3流量为50-200sccm，刻蚀速率为
22.优选地，沉积sio2薄膜的步骤包括：
23.在温度保持在200-300℃条件下，通入n2、n2o、sih4，n2流量为300-800sccm，n2o流量为500-2000sccm，压力为50-150pa，沉积速率为
24.优选地，在半成品晶圆上沉积sio2薄膜的步骤之前还包括：
25.获取衬底层，并在衬底层上制作pss图形；
26.通过pss图形制作外延层；
27.在外延层上沉积sio2薄膜；
28.采用光刻技术对sio2层刻蚀，使该sio2层作为电流阻挡层；
29.在电流阻挡层上蒸镀透明导电层；
30.对透明导电层进行退火处理；
31.通过光刻技术对退火后的透明导电层进行湿法刻蚀，得到透明导电层图形；
32.通过光刻制作金属层图形，在金属电极制作区域上蒸镀金属电极层；
33.去除金属电极制作区域外的金属，得到所述半成品晶圆。
34.与现有技术相比：通过在透明导电层的顶面设置多个孔洞，并精确控制孔洞位置对应的透明导电层厚度为非孔洞位置对应的透明导电层厚度的0.2-0.8倍，使得p型gan层表面均得以覆盖有透明导电层，以确保led芯片的能量损耗较低，同时由于透明导电层在孔洞位置的厚度变薄，有效增加可见光的透光率，基于同样的道理，由于孔洞位置对应的绝缘保护层的厚度为非孔洞位置对应的绝缘保护层的厚度的0-0.8倍，使得绝缘保护层在整体厚度不变的情况下局部变薄，进一步提高了可见光的透明率，从而极大地提高了led芯片的发光效率，使得led芯片同时具有能量损耗低以及发光效率高的优良性能。
35.本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实施例了解到。
附图说明
36.图1为本发明第一实施例提出的led芯片的结构示意图；
37.图2本发明第一实施例中的绝缘保护层和透明导电层的结构示意图；
38.图3为本发明第二实施例提出的led芯片的制备方法的流程图。
39.主要元件符号说明：
[0040][0041][0042]
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
[0043]
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
[0044]
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
[0045]
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
[0046]
实施例一
[0047]
请参阅图1，所示为本发明中的一种led芯片的结构示意图，该led芯片从下而上依次包括：衬底层10、外延层、n型gan层20、p型gan层30、电流阻挡层40、透明导电层50、金属电极层70以及绝缘保护层60，其中：
[0048]
透明导电层的顶面设有多个孔洞，每个孔洞的孔径大小一致，每个孔洞均为盲孔，以保证透明导电层所有区域均有厚度，在本实施例中，孔洞位置对应的透明导电层502厚度为非孔洞位置对应的透明层501厚度501的0.2-0.8倍，所述孔洞位置对应的绝缘保护层601厚度为非孔洞位置对应的绝缘保护层602厚度的0-0.8倍，即确保透明导电层整体厚度不变的情况下，通过设置孔洞，以使透明导电层局部变薄，从而确保在不影响芯片电性性能的基础上，有效提高led芯片的发光亮度。
[0049]
示例而非限定，在本发明一些较佳的实施例当中，所述孔洞的直径范围为2-10um，
例如，2um、4um、6um、8um等，所述孔洞之间的间距为2-10um，例如2um，3um，4um等，所述电流阻挡层的厚度范围为例如例如等，所述绝缘保护层的厚度范围为例如例如等，所述透明导电层的厚度范围为例如等。
[0050]
需要说明的是，透明导电层的范围为表示的是孔洞位置对应的透明导电层厚度以及非孔洞位置对应的透明导电层位置均在此范围内，且需要满足设置的比例关系，通过在透明导电层发光区域设置相等间距且大小相同的孔洞，能够在不影响led电性性能基础上，有效提高led芯片亮，基于同样的道理，孔洞位置对应的绝缘导电层的厚度与非孔洞对应的绝缘导电层的厚度均在通过控制绝缘保护层的厚度同样能够起到提高led芯片发光效率的效果。
[0051]
进一步地，绝缘保护层为sio2和sinx的一种或多种气体的叠层，透明导电层至少由ito(氧化铟锡)、izo(氧化铟锌)、ato(氧化锑锡)、azo(氧化铝锌)、gzo(氧化锌镓)或fto(二氧化锡)中的一种材料制成，金属电极层至少由ag、cu、cr、ti、al、ni、pt和au的一种或多种制成，在本实施例中，绝缘保护层为sio2层和sinx层的叠层，且sinx层设于sio2层之上，从而进一步提高sio2层的钝化效果。透明导电层由氧化铟锡和氧化铟锌制成，以提高可见光的高透过率。
[0052]
与现有技术相比：通过在透明导电层的顶面设置多个孔洞，并精确控制孔洞位置对应的透明导电层厚度为非孔洞位置对应的透明导电层厚度的0.2-0.8倍，使得p型gan层表面均得以覆盖有透明导电层，以确保led芯片的能量损耗较低，同时由于透明导电层在孔洞位置的厚度变薄，有效增加可见光的透光率，基于同样的道理，由于孔洞位置对应的绝缘保护层的厚度为非孔洞位置对应的绝缘保护层的厚度的0-0.8倍，使得绝缘保护层在整体厚度不变的情况下局部变薄，进一步提高了可见光的透明率，从而极大地提高了led芯片的发光效率，使得led芯片同时具有能量损耗低以及发光效率高的优良性能。
[0053]
实施例二
[0054]
请参阅图2，所示为本发明第二实施例中的led芯片的制备方法的流程图，用于制备上述实施例一中的led芯片，该方法包括步骤s01至步骤s06，其中：
[0055]
步骤s01：在半成品晶圆上沉积sio2薄膜；
[0056]
步骤s02：接着采用光刻技术在sio2薄膜上制作ito图形；
[0057]
步骤s03：接着采用icp刻蚀技术，通过ito图形腐蚀ito薄膜以及sio2薄膜；
[0058]
步骤s04：接着再次沉积sio2薄膜制得绝缘保护层；
[0059]
步骤s05：接着采用光刻技术在绝缘保护层上制得psv图形；
[0060]
步骤s06：接着采用icp刻蚀技术，通过psv图形腐蚀sio2薄膜以漏出n电极和p电极。
[0061]
其中：在采用icp刻蚀技术，通过ito图形腐蚀ito薄膜以及sio2薄膜的步骤中：
[0062]
射频功率为50-800w，o2流量为0-50sccm，chf3流量为50-200sccm，刻蚀速率为
[0063]
在步骤s01和步骤s04沉积sio2薄膜时，需要温度保持在200-300℃条件，通入n2、n2o、sih4，n2流量为300-800sccm，n2o流量为500-2000sccm，压力为50-150pa，沉积速率为
[0064]
还需说明的是，制备半成品晶圆的步骤为：
[0065]
获取衬底层，并在衬底层上制作pss图形；
[0066]
通过pss图形制作外延层；
[0067]
在外延层上沉积sio2薄膜；
[0068]
采用光刻技术对sio2层刻蚀，使该sio2层作为电流阻挡层；
[0069]
在电流阻挡层上蒸镀透明导电层；
[0070]
对透明导电层进行退火处理；
[0071]
通过光刻技术对退火后的透明导电层进行湿法刻蚀，得到透明导电层图形；
[0072]
通过光刻制作金属层图形，在金属电极制作区域上蒸镀金属电极层；
[0073]
去除金属电极制作区域外的金属，得到所述半成品晶圆。
[0074]
示例而非限定，具体的生产实例如下：
[0075]
(1)在制备好的半成品晶圆1表面沉积sio2薄膜：
[0076]
a)厚度：
[0077]
b)工艺参数：
[0078]
射频(w):50-150
[0079]
时间(s):随沉积镀率和沉积厚度而定
[0080]
沉积速率：
[0081]
压力(pa):50-150
[0082]
n2(sccm):300-800
[0083]
n2o(sccm):500-2000
[0084]
sih4(sccm):50-200
[0085]
沉积温度:200-300
[0086]
c)在上述的工艺参数下，将半成品晶圆放入pecvd设备腔体内，真空作业，得到具有绝缘保护作用的sio2薄膜
[0087]
(2)在sio2薄膜上利用光刻技术制作ito图形，且ito图形具有多孔图形，孔间距相等且范围在2-10um，各孔洞的孔径大小一致且范围在2-10um，放光区ito薄膜的分布均可由光罩版图进行调整。
[0088]
(3)使用icp刻蚀技术,使ito有孔的位置，对应的sio2薄膜被腐蚀掉，同时ito薄膜也会被腐蚀掉一部分
[0089]
a)刻蚀参数：
[0090]
时间:i随腐蚀ito厚度的大小而调整
[0091]
刻蚀速率刻蚀速率
[0092]
射频(w):50-800
[0093]
o2(sccm):0-50
[0094]
chf3(sccm):50-200
[0095]
在上述的工艺参数下，将晶圆放入icp刻蚀设备中，真空作业，利用chf3气体腐蚀掉sio2薄膜以及ito薄膜，chf3刻蚀ito薄膜属于物理刻蚀，因此刻蚀ito薄膜的速率很慢，
可以更准确的调整ito刻蚀的厚度，避免ito过刻蚀造成的产品电流扩展能力的下降的风险，同时也能更有效的验证孔内ito与孔外ito厚度差异带来的光效损失。
[0096]
(4)完成上述操作后，在表面再次沉积sio2薄膜作为psv绝缘保护层
[0097]
a)厚度：
[0098]
b)工艺参数：
[0099]
射频(w):50-150
[0100]
时间(s):随沉积镀率和沉积厚度而定
[0101]
沉积速率：
[0102]
压力(pa):50-150
[0103]
n2(sccm):300-800
[0104]
n2o(sccm):500-2000
[0105]
sih4(sccm):50-200
[0106]
沉积温度:200-300
[0107]
在上述的工艺参数下，将晶圆放入pecvd设备腔体内，真空作业，得到具有绝缘保护作用的sio2薄膜。
[0108]
(5)在绝缘保护层上利用光刻技术制作psv图形。
[0109]
(6)使用icp刻蚀技术,露出金属电极n和p
[0110]
a)刻蚀参数：
[0111]
时间:i随腐蚀ito厚度的大小而调整
[0112]
刻蚀速率刻蚀速率
[0113]
射频(w):50-800
[0114]
o2(sccm):0-50
[0115]
chf3(sccm):50-200
[0116]
在上述的工艺参数下，将晶圆放入icp刻蚀设备中，真空作业，利用chf3气体腐蚀掉多余sio2薄膜，露出n和p极金属层，从而得到led芯片。
[0117]
请参阅表1，所示为具体实施例调节ito厚度比对应的产品性能数据，具体如下表所示：
[0118]
表1
[0119]
ito厚度比亮度(mw)δ亮度工作电压(v)δvf(v)1192.30.00％3.1720.0000.8192.50.10％3.1720.0000.6192.50.10％3.1730.0010.4193.10.42％3.1740.0020.2193.20.47％3.1750.0030193.30.52％3.1820.010
[0120]
由表1可以明显看出，孔洞位置对应的透明导电层厚度与非孔洞位置对应的透明导电层厚度比值在0.2-0.8时，工作电压波动在0.001-0.003v之内，基本维持不变，即通过均匀多孔图形调节导电层厚度对能量损耗几乎没有影响，但对应获取到的产品亮度提升范
围在0.1％-0.47％，即在不影响能量损耗的情况下，有效提升了产品发光亮度。
[0121]
请参阅表2，所示为具体实施例调节psv厚度比对应的产品性能数据，具体如下表所示：
[0122]
表2
[0123][0124]
由表2可知，通过调节孔洞位置对应的绝缘保护层厚度与非孔洞位置对应的绝缘保护厚度的比值在0-0.8内，工作电压有所下降，同时产品亮度也能有所提升，即利于降低产品能量损耗的同时能够进一步提高led芯片的发光亮度。
[0125]
请参阅表3，所示为具体实施例调节孔洞间距参数对应的产品性能数据，具体如下表所示：
[0126]
表3
[0127]
孔间距(um)亮度(mw)δ亮度工作电压(v)δvf(v)无孔184.30.00％3.1520.0002185.80.81％3.1520.0004185.50.65％3.1530.00161850.38％3.1520.0008184.80.27％3.1530.00110184.50.11％3.1530.001
[0128]
由表3可以明显看出，孔间距在2-8um时，工作电压波动在0.001v之内，基本维持不变，即孔间距参数对能量损耗几乎没有影响，但对应获取到的产品亮度提升范围在0.27％-0.81％，即在不影响能量损耗的情况下，有效提升了产品发光亮度。
[0129]
综上，根据上述的led芯片的制备方法，通过精确控制孔洞位置对应的透明导电层厚度为非孔洞位置对应的透明导电层厚度的0.2-0.8倍，使得p型gan层表面均得以覆盖有透明导电层，以确保led芯片的能量损耗较低，同时由于透明导电层在孔洞位置的厚度变薄，有效增加可见光的透光率，基于同样的道理，由于孔洞位置对应的绝缘保护层的厚度为非孔洞位置对应的绝缘保护层的厚度的0-0.8倍，使得绝缘保护层在整体厚度不变的情况下局部变薄，进一步提高了可见光的透明率，从而极大地提高了led芯片的发光效率，使得led芯片同时具有能量损耗低以及发光效率高的优良性能。
[0130]
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不
一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0131]
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
技术特征：1.一种led芯片，其特征在于，所述led芯片从下而上依次包括：衬底层、外延层、n型gan层、p型gan层、电流阻挡层、透明导电层、金属电极层以及绝缘保护层，其中：所述透明导电层的顶面设有多个孔洞，所述绝缘保护层将所述透明导电层的顶面至少部分覆盖，所述孔洞位置对应的透明导电层厚度为非孔洞位置对应的透明导电层厚度的0.2-0.8倍，所述孔洞位置对应的绝缘保护层厚度为非孔洞位置对应的绝缘保护层厚度的0-0.8倍。2.根据权利要求1所述的led芯片，其特征在于，所述孔洞的直径范围为2-10um，所述孔洞之间的间距为2-10um。3.根据权利要求2所述的led芯片，其特征在于，所述电流阻挡层的厚度范围为所述绝缘保护层的厚度范围为所述透明导电层的厚度范围为4.根据权利要求1所述的led芯片，其特征在于，所述绝缘保护层为sio2和sinx的一种或多种气体的叠层。5.根据权利要求3所述的led芯片，其特征在于，所述透明导电层至少由ito、izo、ato、azo、gzo或fto中的一种材料制成。6.根据权利要求1所述的led芯片，其特征在于，所述金属电极层至少由ag、cu、cr、ti、al、ni、pt和au的一种或多种制成。7.一种led芯片的制备方法，其特征在于，所述方法包括：在半成品晶圆上沉积sio2薄膜；接着采用光刻技术在sio2薄膜上制作ito图形；接着采用icp刻蚀技术，通过ito图形腐蚀ito薄膜以及sio2薄膜；接着再次沉积sio2薄膜制得绝缘保护层；接着采用光刻技术在绝缘保护层上制得psv图形；接着采用icp刻蚀技术，通过psv图形腐蚀sio2薄膜以漏出n电极和p电极。8.根据权利要求7所述的led芯片的制备方法，其特征在于，在采用icp刻蚀技术，通过ito图形腐蚀ito薄膜以及sio2薄膜的步骤中：射频功率为50-800w，o2流量为0-50sccm，chf3流量为50-200sccm，刻蚀速率为9.根据权利要求7所述的led芯片的制备方法，其特征在于，沉积sio2薄膜的步骤包括：在温度保持在200-300℃条件下，通入n2、n2o、sih4，n2流量为300-800sccm，n2o流量为500-2000sccm，压力为50-150pa，沉积速率为10.根据权利要求7所述的led芯片的制备方法，其特征在于，在半成品晶圆上沉积sio2薄膜的步骤之前还包括：获取衬底层，并在衬底层上制作pss图形；通过pss图形制作外延层；在外延层上沉积sio2薄膜；采用光刻技术对sio2层刻蚀，使该sio2层作为电流阻挡层；在电流阻挡层上蒸镀透明导电层；
对透明导电层进行退火处理；通过光刻技术对退火后的透明导电层进行湿法刻蚀，得到透明导电层图形；通过光刻制作金属层图形，在金属电极制作区域上蒸镀金属电极层；去除金属电极制作区域外的金属，得到所述半成品晶圆。
技术总结本发明提出一种LED芯片及其制备方法，该LED芯片从下而上依次包括：衬底层、外延层、N型GaN层、P型GaN层、电流阻挡层、透明导电层、金属电极层以及绝缘保护层，其中：透明导电层的顶面设有多个孔洞，绝缘保护层将透明导电层的顶面至少部分覆盖，孔洞位置对应的透明导电层厚度为非孔洞位置对应的透明导电层厚度的0.2-0.8倍，孔洞位置对应的绝缘保护层厚度为非孔洞位置对应的绝缘保护层厚度的0-0.8倍。本发明提出的LED芯片，通过在透明导电层的顶面设置多个孔洞，以控制透明导电层和绝缘保护层在整体厚度不变的情况下局部开孔变薄，在保证LED芯片能量损耗较低的情况下，进一步提高了芯片的发光率。芯片的发光率。芯片的发光率。
技术研发人员：李美玲 张星星 简宏安 胡加辉 金从龙
受保护的技术使用者：江西兆驰半导体有限公司
技术研发日：2022.03.21
技术公布日：2022/7/5
