1.本公开总体涉及包括封装密封环的半导体封装及其形成方法。
背景技术：2.半导体工业由于各种电子元件(例如，晶体管、二极管、电阻器、电 容器等)的集成密度的提高而不断发展。在大多数情况下，集成密度的这 些提高来自最小特征尺寸的持续减小，这允许将更多组件集成到给定面积 中。
3.除了更小的电子元件之外，对元件封装的改进还寻求提供比先前的封 装占用更少面积的更小封装。半导体封装类型的示例包括四方扁平封装 (qfp)、引脚网格阵列(pga)、球栅阵列(bga)、倒装芯片(fc)、 三维集成电路(3dic)、晶圆级封装(wlp)、封装上封装(pop)、片 上系统(soc)或集成电路上系统(soic)器件。这些三维器件中的一些 (例如，3dic、soc、soic)是通过将芯片放置在半导体晶圆级的芯片上 来制备的。由于堆叠芯片之间的互连的长度减少，这些三维器件提供了改 进的集成密度和其他优势，例如，更快的速度和更高的带宽。然而，存在 与三维器件相关的许多挑战。
技术实现要素：4.根据本公开的第一方面，提供了一种半导体封装，包括：第一管芯； 第二管芯，在竖直方向上堆叠在所述第一管芯上；电介质封装(de)结构， 在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯； 以及封装密封环，在所述横向方向上延伸穿过所述de结构并且围绕所述 第一管芯的至少一部分和所述第二管芯。
5.根据本公开的第二方面，提供了一种半导体封装，包括：第一管芯； 第二管芯，在竖直方向上堆叠在所述第一管芯上；电介质封装(de)结构， 在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯； 以及封装密封环，延伸穿过所述第一管芯、延伸到所述de结构中、并在 所述横向方向上围绕所述第二管芯。
6.根据本公开的第三方面，提供了一种半导体封装，包括：第一管芯， 包括第一半导体衬底、设置在所述第一半导体衬底上的第一电介质结构、 设置在所述第一电介质结构中的第一金属互连结构、以及在横向方向上设 置在所述第一电介质结构中并围绕所述第一金属互连结构的第一密封环； 第二管芯，在垂直于所述横向方向的竖直方向上堆叠在所述第一管芯上； 接合结构，将所述第一管芯接合到所述第二管芯；电介质封装(de)结构， 在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯； 以及封装密封环，延伸穿过所述de结构和所述接合结构，在所述横向方 向上围绕所述第二管芯，并在所述横向方向上与所述第一密封环重叠。
附图说明
7.在结合附图阅读时，可以从下面的具体实施方式中最佳地理解本公开 的各方面。注意，根据行业的标准做法，各种特征不是按比例绘制的。事 实上，为了讨论的清楚起见，
各种特征的尺寸可被任意增大或减小。
8.图1是根据本公开的各种实施例的示例性半导体封装的简化俯视图。
9.图2a是根据本公开的各种实施例的半导体封装的第一示例的沿图1的 线i-i’截取的截面图。
10.图2b是根据本公开的各种实施例的半导体封装的第二示例的沿图1的 线i-i’截取的截面图。
11.图2c是根据本公开的各种实施例的半导体封装的第三示例的沿图1的 线i-i’截取的截面图。
12.图3是根据本公开的各种实施例的半导体封装12的简化俯视图。
13.图4a是根据本公开的各种实施例的半导体封装的第四示例的沿图3的 线i-i’截取的截面图。
14.图4b是根据本公开的各种实施例的半导体封装的第五示例的沿图3的 线i-i’截取的截面图。
15.图4c是根据本公开的各种实施例的半导体封装的第六示例的沿图3的 线i-i’截取的截面图。
16.图5是根据本公开的各种实施例的半导体封装14的简化俯视图。
17.图6a是根据本公开的各种实施例的半导体封装的第七示例的沿图5的 线i-i’截取的截面图。
18.图6b是根据本公开的各种实施例的半导体封装的第八示例的沿图5的 线i-i’截取的截面图。
19.图6c是根据本公开的各种实施例的半导体封装的第十示例的沿图5的 线i-i’截取的截面图。
20.图7是示出根据本公开的各种实施例的形成半导体封装的方法的流程 图。
21.图8a-图8h是示出图7的方法的操作的截面图。
22.图9是示出根据本公开的各种实施例的形成半导体封装的方法的流程 图。
23.图10a-图10h是示出图9的方法的操作的截面图。
具体实施方式
24.以下公开提供了用于实现所提供主题的不同特征的许多不同的实施例 或示例。下文描述了组件和布置的具体示例以简化本公开。当然，这些仅 是示例而不意图是限制性的。例如，在下面的说明中，在第二特征上或之 上形成第一特征可以包括以直接接触的方式形成第一特征和第二特征的实 施例，并且还可以包括可在第一特征和第二特征之间形成附加特征，使得 第一特征和第二特征可以不直接接触的实施例。此外，本公开在各个示例 中可重复参考标号和/或字母。这种重复是为了简单性和清楚性的目的，并 且其本身不指示所讨论的各个实施例和/或配置之间的关系。
25.此外，本文中可以使用空间相关术语(例如，“之下”、“下方”、
ꢀ“
下”、“上方”、“上”等)，以易于描述图中所示的一个要素或特征 相对于另外(一个或多个)要素或(一个或多个)特征的关系。这些空间 相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。 装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用 的
空间相关描述符同样可被相应地解释。除非另有明确说明，否则假定具 有相同附图标记的每个元件具有相同的材料成分并且具有在相同厚度范围 内的厚度。
26.本公开涉及半导体器件，并具体地涉及包括封装密封环的半导体封装， 该封装密封环被配置为保护包括在半导体封装中的多个半导体管芯。封装 密封环可防止污染物穿过接合结构以防止损坏不同半导体管芯的组件。例 如，封装密封环可被配置为防止污染物扩散通过半导体封装的接合结构并 损坏管芯组件。
27.图1是根据本公开的各种实施例的示例性半导体封装10的简化俯视图。 参考图1，半导体封装10包括第一管芯100和设置在其上的至少一个第二 管芯200。例如，如图1所示，半导体封装10可以包括三个第二管芯200、 200’、200”。然而，本公开不限于任何特定数量的第二管芯。为了便于说 明，以下可仅对第二管芯200进行详细说明。
28.第一管芯100和第二管芯200可以独立地选自例如专用集成电路 (asic)芯片、模拟芯片、传感器芯片、无线和射频芯片、稳压器芯片、 或存储器芯片。其他功能芯片/管芯在本公开的预期范围内。在一些实施例 中，第一管芯100和第二管芯200可以各自是有源组件或无源组件。
29.第一管芯100可以包括围绕第一管芯100的外围的第一密封环130。第 二管芯200可以包括围绕第二管芯200的外围的第二密封环230。半导体封 装10可以包括围绕第一管芯100和第二管芯200的电介质封装(de)结 构50。半导体封装10还可以包括封装密封环400，其可以设置在de结构 50中并且围绕第一管芯100和第二管芯200两者。封装密封环400可以是 如图1所示的矩形。然而，在其他实施例中，封装密封环400可以具有任 何合适的形状，例如，多边形或卵形。封装密封环400的角部可以具有多 种角度，例如，八角形、直角、或者可以是弯曲的。
30.在一些实施例中，de结构50包括模塑料。模塑料可以包括树脂和填 料。在替代实施例中，de结构50可以包括氧化硅、氮化硅、它们的组合 等。de结构50可以通过旋涂、层压、沉积等形成。
31.图2a是根据本公开的各种实施例的半导体封装10a的第一示例的沿 图1的线i-i’截取的截面图。参考图2a，第一管芯100包括第一半导体衬 底102、第一电介质结构104、以及嵌入在第一电介质结构104内的第一金 属互连结构110和第一密封环130。
32.在一些实施例中，第一半导体衬底102可以包括诸如硅或锗之类的元 素半导体和/或诸如硅锗、碳化硅、砷化镓、砷化铟、氮化镓或磷化铟之类 的化合物半导体。在一些实施例中，第一半导体衬底102可以是绝缘体上 半导体(soi)衬底。在各种实施例中，第一半导体衬底102可以采用平面 衬底、具有多个鳍、纳米线的衬底的形式、或本领域普通技术人员已知的 其他形式。根据设计需要，第一半导体衬底102可以为p型衬底或n型衬 底，并且其中可以具有掺杂区域。掺杂区域可被配置用于n型器件或p型 器件。
33.在一些实施例中，第一半导体衬底102的前表面可以包括限定至少一 个有源区域的隔离结构，并且第一器件层可设置在有源区域之上/之中。第 一器件层可以包括多种器件。在一些实施例中，器件可以包括有源组件、 无源组件、或其组合。在一些实施例中，器件可以包括集成电路器件。器 件可以是例如晶体管、电容器、电阻器、二极管、光电二极管、熔断器器 件、或其他类似器件。在一些实施例中，第一器件层包括栅极结构、源极/ 漏极区域、间隔件等。
34.第一电介质结构104可以设置在第一半导体衬底102的面(例如，正 面)上。在一些实施例中，第一电介质结构104可以包括氧化硅、氮氧化 硅、氮化硅、低介电常数(低k)材料、或其组合。其他合适的电介质材 料可以在本公开的预期范围内。第一电介质结构104可以是单层或多层电 介质结构。例如，如图2a所示，第一电介质结构104可以包括多个电介质 层，例如，层间电介质(ild)层104a-104e、密封层104f、接合层104g 和保护层104h。
35.第一电介质结构104可以通过任何合适的沉积工艺形成。在此，“合 适的沉积工艺”可以包括化学气相沉积(cvd)工艺、物理气相沉积(pvd)工艺、原子层沉积(ald)工艺、高密度等离子体cvd (hdpcvd)工艺、金属有机cvd(mocvd)工艺、等离子体增强cvd (pecvd)工艺、溅射工艺、激光烧蚀等。
36.可以在第一电介质结构104内形成第一金属互连结构110。第一金属 互连结构110可以包括设置在第一电介质结构104中的第一金属特征106。 第一金属特征106可以是各种金属过孔结构和金属线的任一种。第一金属 特征106由任何合适的导电材料形成，例如，钨(w)、铜(cu)、铜合 金、铝(al)、铝合金、它们的组合等。其他合适的金属材料在本公开的 预期范围内。在一些实施例中，可以在第一电介质结构104的电介质层和 第一金属特征106之间设置阻挡层(未示出)，以防止第一金属特征106 的材料迁移到第一半导体衬底102。例如，阻挡层可以包括ta、tan、ti、 tin、cow、或其组合。其他合适的阻挡层材料可以在本公开的预期范围 内。
37.第一金属特征106可以电连接到设置在第一半导体衬底102上的接合 焊盘108，使得第一金属互连结构110可以电互连连接形成在第一半导体 衬底102上的半导体器件。
38.第一管芯100可以包括延伸穿过第一半导体衬底102的硅过孔 (through-silicon via，tsv)结构162。tsv结构162可以电连接到第一金 属互连结构110。
39.第一密封环130可以围绕第一管芯100的外围延伸。例如，第一密封 环130可以设置在第一电介质结构104中，并且可以在横向方向l上围绕 第一金属互连结构110。在此，横向方向l可以是平行于第一半导体衬底 102的平面的方向。横向方向l可以垂直于竖直方向v(例如，第一管芯 100和第二管芯200的粘贴方向)。第一密封环130可以被配置为在诸如等 离子体蚀刻和/或沉积工艺之类的器件处理期间保护第一金属互连结构110 免受污染物扩散和/或物理损坏。
40.第一密封环130和/或tsv结构162可以包括原子百分比大于80％的 铜，例如，大于90％和/或大于95％，但可以使用更大或更小的百分比。第 一密封环130可以包括相互连接的导电线和过孔结构，并且可以与第一电 介质结构104的各个层中的第一金属互连结构110的各个第一金属特征106 同时形成。第一密封环130可以与第一金属特征106电隔离。
41.在一些实施例中，第一金属特征106和/或第一密封环130可以通过双 镶嵌工艺或通过多个单镶嵌工艺形成。单镶嵌工艺通常在每个镶嵌阶段用 铜形成和填充单个特征。双镶嵌工艺通常同时用铜形成和填充两个特征， 例如，可以使用双镶嵌工艺用单个铜沉积来填充沟槽和重叠通孔两者。在 替代实施例中，第一金属特征106和/或第一密封环130可以通过电镀工艺 形成。
42.例如，镶嵌工艺可以包括图案化第一电介质结构104的层以形成开口， 例如，沟槽和/或通孔(例如，通路孔)。可以执行沉积工艺以在开口中沉 积导电金属(例如，铜)。然后可以执行平坦化工艺，例如，化学机械平 坦化(cmp)，以去除设置在第一电介质结构104顶
部上的多余的铜(例 如，覆盖层)。
43.具体地，可以对每个电介质层104执行图案化、金属沉积和平坦化工 艺，以形成第一金属互连结构110和/或第一密封环130。例如，第一电介 质层104可被沉积和图案化以形成开口。然后可以执行沉积工艺以填充第 一电介质层104中的开口。然后可以执行平坦化工艺以去除覆盖层并在第 一电介质层104中形成金属特征106。可以重复这些工艺步骤以形成额外 的电介质层104和相应的金属特征106，从而完成第一金属互连结构110和 /或第一密封环130。
44.第一管芯100可设置在第一载体接合层312上。第一载体接合层312 可以在去除第一载体衬底(未示出)(例如，载体晶圆)之后保留在第一 管芯100上，用于在制造期间支撑第一管芯100。第一载体接合层312可接 合至第一电介质结构104。接合焊盘308可将第一金属互连结构110电连接 至电接触件340，例如，金属柱、微凸块等，以便建立与外部电路的电连 接。
45.第一管芯100可以在横向方向l上被de结构50的第一电介质封装 (de)层50a围绕。因此，第一de层50a可以覆盖第一管芯100的外表 面(例如，侧表面)。第一de层50a可以具有与第一载体接合层312的 顶表面共面的底表面、以及与第一半导体衬底102的背面共面的顶表面。 在一些实施例中，第一de层50a包括模塑料、氧化硅、氮化硅、它们的 组合等，并且可以通过旋涂、层压、沉积等形成。
46.第一管芯100可以通过设置在第一半导体衬底102和第一de层50a 的背面上的管芯接合结构150而接合到第二管芯200。可以通过将设置在 第一半导体衬底102和第一de层50a上的介电第一接合层150a接合到设 置在第二管芯200上的介电第二接合层150b，来形成管芯接合结构150。 接合工艺可以是混合接合工艺，包括金属对金属接合和电介质对电介质接 合。第一接合层150a可以通过在第一管芯100的衬底102之上沉积诸如氧 化硅、氮化硅、聚合物、或其组合之类的电介质材料来形成。第二接合层 150b可以通过在第二管芯200之上沉积诸如氧化硅、氮化硅、聚合物、或 其组合之类的电介质材料来形成。可以使用任何合适的沉积工艺来形成第 一接合层150a和第二接合层150b。其他合适的电介质材料可以在本公开 的预期范围内。
47.管芯接合结构150可以包括一个或多个管芯接合焊盘152。管芯接合 焊盘152可以是由与第一金属特征106相同的材料形成的导电特征。例如， 管芯接合焊盘152可以包括钨(w)、铜(cu)、铜合金、铝(al)、铝 合金、它们的组合等。在一些实施例中，管芯接合焊盘152可以包括接合 焊盘和/或过孔结构。如上所述，管芯接合焊盘152可以通过双镶嵌工艺或 通过一个或多个单镶嵌工艺形成。在替代实施例中，管芯接合焊盘152可 以通过电镀工艺形成。管芯接合焊盘152可被配置为将第一管芯100电连 接到第二管芯200。具体地，至少一个管芯接合焊盘152可以经由tsv结 构162电连接到第一金属互连结构110。
48.例如，第二管芯200可以是专用集成电路(asic)芯片、模拟芯片、 传感器芯片、无线和射频芯片、稳压器芯片、或存储器芯片。第二管芯 200和第一管芯100可以是相同类型的管芯或不同类型的芯片。在一些实 施例中，第二管芯200可以是有源组件或无源组件。在一些实施例中，第 二管芯200可以小于第一管芯100。
49.在一些实施例中，第二管芯200可以类似于第一管芯100。例如，第 二管芯200可以包括第二半导体衬底202、第二电介质结构204、嵌入在第 二电介质结构204中的第二金属
互连结构210、以及围绕第二管芯200的外 围的第二密封环230。因此，下面详细讨论第二管芯200和第一管芯100之 间的区别。
50.第二电介质结构204可以设置在第二半导体衬底202的正面之上。第 二电介质结构204可以具有单层或多层结构。例如，如图2a所示，第二电 介质结构204可以包括多个电介质层，例如，层间电介质(ild)层、密 封层和保护层。
51.第二金属互连结构210可以形成在第二电介质结构204中。具体地， 第二金属互连结构210可以与第二半导体衬底202的集成电路区域重叠并 电连接。在一些实施例中，第二金属互连结构210包括第二金属特征206。 第二金属特征206设置在第二电介质结构204中，并且可以电连接到设置 在第二半导体层202上的第二焊盘208，使得第二金属互连结构210可以电 连接形成在第二半导体层202上的半导体器件。
52.第二密封环230可以类似于第一密封环130。例如，第二密封环230可 以包括原子百分比大于80％的铜，例如，大于90％和/或大于95％，但可以 使用更多或更少百分比的铜。第二密封环230可以设置在第二半导体衬底 202的第一侧(例如，正面)之上。具体地，第二密封环230可以围绕第 二金属互连结构210，可以延伸穿过第二电介质结构204，并且可以与第二 半导体衬底202的电路元件电绝缘。在一些实施例中，第二密封环230可 以在第二电介质结构204的形成期间形成。第二密封环230可以处于与第 二金属互连结构210大体相同的水平。具体地，第二密封环230的顶表面 可以与第二金属互连结构210的最上面的第二金属特征206的顶表面共面。
53.在一些实施例中，第二管芯200的尺寸可以不同于(例如，小于)第 一管芯100的尺寸。在此，术语“尺寸”是指长度、宽度、和/或面积。例 如，如图1的俯视图所示，第二管芯200的尺寸(例如，面积或覆盖区) 可以小于第一管芯100的尺寸。
54.在装配期间，可以将第一管芯100倒置并安装到第一载体接合层312 上。可以将第二管芯200倒置并安装到第一管芯100的背面上。因此，第 一管芯100和第二管芯200可以面对背(face-to-back)接合。换言之，第 二半导体衬底202的正面可以面向第一半导体衬底的背面。具体地，包括 多个第二管芯200的第二晶圆可以定位在第一管芯100之上。在其他实施 例中，可以切割第二晶圆以分割第二管芯200，并且可以将第二管芯200单 独地放置在第一管芯100上。在其他实施例中，来自不同晶圆的不同的第 二管芯200可以单独放置在第一管芯100上并与之接合。
55.de结构50的第二de层50b可以设置在接合结构150上并且围绕第 二管芯200。第二de层50b可以与第二半导体层202的背面共面，并且可 以覆盖第一接合层150a的顶表面和第二接合层150b的侧表面。第二de 层50b可以由与第一de层50a相同的材料形成。例如，第二de层50b 可以由模塑料形成，模塑料可以包括树脂和填料、氧化硅、氮化硅、它们 的组合等。第二de层50b可以通过旋涂、层压、沉积等形成。
56.在一些实施例中，诸如载体晶圆等之类的第二载体320可以附接到第 二半导体层202的背面和de结构50。具体地，可以使用包括金属接触件 324的第二载体接合层322来附接第二载体320。金属接触件324可被配置 为将封装密封环400电接地。
57.根据各种实施例，封装密封环400可以延伸穿过第一de层50a、接 合结构150和第二de层50b。具体地，封装密封环400可以在横向方向上 完全围绕第一管芯100和设置在其上的任何第二管芯200(200’、200”等)。 在一些实施例中，封装密封环400可以设置在第一
管芯100的外围和(一 个或多个)第二管芯200的外围之外。封装密封环400可以具有任何合适 的形状，例如，多边形或卵形。封装密封环400的角部可以具有多种角度， 例如，八角形、直角、或者可以是弯曲的。
58.在一些实施例中，封装密封环400可以通过de结构50的一些部分而 与第一管芯100和第二管芯200分隔开。换言之，第一de层的一部分可 以设置在封装密封环400和第一管芯100之间，并且第二de层50a的一 部分可以设置在封装密封环400和第二管芯200之间，因为封装密封环400 延伸穿过第一de层50a和第二de层50b。
59.封装密封环400可以由金属或金属合金材料形成，并且可被配置为防 止污染物到达第一管芯100和第二管芯200。例如，封装密封环400可以由 cu、tan、al、tiw、它们的组合等形成。封装密封环400可以形成为单 层或多层。封装密封环400可以具有至少0.1μm的宽度(例如，厚度)， 例如，从0.15μm到100μm、或从0.2μm到50μm范围的宽度。
60.在一些实施例中，封装密封环400可以电接地。在其他实施例中，封 装密封环400可以是电浮置。例如，封装密封环400可以通过电接触件340 中的可选的一个来接地。
61.图2b是根据本公开的各种实施例的替代半导体封装10b的沿图1的 线i-i’截取的截面图。半导体封装10b可以类似于半导体封装10a。因此， 仅详细讨论它们之间的差异。
62.参考图2b，在半导体封装10b中，第一管芯100和(一个或多个)第 二管芯200可以面对面接合。具体地，可以将第二管芯200倒置并接合到 第一管芯100，使得第一半导体衬底102的正面和第二半导体衬底202的正 面彼此面对，并且第一金属互连结构110和第二金属互连结构210设置在 其间。
63.半导体封装10b可以包括de结构50，该de结构50包括形成在第一 管芯100周围的第一de层50a和形成在第二管芯200周围的第二de层 50b。电介质过孔(through-dielectric via，tdv)结构160可以延伸穿过 de结构50和接合结构150，以电接触第一金属互连结构110。
64.在一些实施例中，tdv结构160可以包括导电材料，例如，cu、cu合 金、al、al合金、它们的组合等。在一些实施例中，扩散阻挡层(未示出) 可以设置在tdv结构160周围，以防止金属扩散到de结构50中。扩散阻 挡层可以包括ta、tan、ti、tin、cow、或其组合。其他合适的阻挡层 材料可以在本公开的预期范围内。
65.重分布层结构300可以形成在第二管芯200和de结构50上。重分布 层结构300可以设置在第二半导体衬底202的背面之上以及de结构50之 上。重分布层结构300可以包括一个或多个第三电介质层302、设置在其 中的导电金属特征306。钝化层304可以设置在重分布层结构300上。在一 些实施例中，金属特征306可以电连接到tdv结构160和/或tsv结构262。
66.在一些实施例中，重分布层结构300可以包括光敏材料，例如，聚苯 并恶唑(pbo)、聚酰亚胺(pi)、苯并环丁烯(bcb)、或其组合。在 一些实施例中，金属特征306可以包括cu、ni、ti、或其组合。其他合适 的导电金属材料和/或光敏材料可以在本公开的预期范围内以形成金属特征 306。
67.重分布层结构300可以包括器件接合焊盘308和第三密封环330。第三 密封环330可以围绕金属特征306。第三密封环330可以包括与第一密封环 130和/或第二密封环230相似的材料和结构。
68.在一些实施例中，器件接合焊盘308可以是用于安装电接触件340的 凸块下金属化(ubm)焊盘，例如，金属柱、微凸块等。器件接合焊盘 308可包括金属或金属合金。例如，器件接合焊盘308可以包括铝、铜、 镍、它们的合金等。其他合适的焊盘材料可以在本公开的预期范围内。
69.钝化层304可以覆盖器件接合焊盘308的边缘部分和第三电介质层302。 器件接合焊盘308的上表面可以通过钝化层304暴露。在一些实施例中， 钝化层304包括氧化硅、氮化硅、苯并环丁烯(bcb)聚合物、聚酰亚胺 (pi)、聚苯并恶唑(pbo)、或它们的组合。其他合适的钝化层材料可 以在本公开的预期范围内。
70.封装密封环400可以从第一半导体衬底102延伸，穿过de结构50， 穿过第三电介质层302，并到达钝化层304。封装密封环400可以在横向方 向l上围绕第一密封环130、第二密封环230和第三密封环330。封装密封 环400还可以延伸穿过接合结构150。
71.封装密封环400可由金属或金属合金形成，例如，cu、tan、al、 tiw、它们的组合等。在一些实施例中，封装密封环400可如下形成：在 形成于封装结构10b中的沟槽中沉积阻挡层(例如，ta/tan阻挡层)，使 用例如等离子体气相沉积等在阻挡层上沉积铜种子层，然后使用例如电镀 在阻挡层上生长铜层。
72.图2c是根据本公开的各种实施例的替代半导体封装10c的沿图1的 线i-i’截取的截面图。半导体封装10c可以类似于半导体封装10b。因此， 仅详细讨论它们之间的差异。
73.参考图2c，在半导体封装10c中，第一管芯100和(一个或多个)第 二管芯200可以面对面接合。具体地，可以将第二管芯200倒置并接合到 第一管芯100，使得第一半导体衬底102的正面和第二半导体衬底202的正 面彼此面对，并且第一金属互连结构110和第二金属互连结构210设置在 其间。
74.半导体封装10c可以包括接合结构150，该接合结构150包括第一接 合层150a和第二接合层150b。然而，第一接合层150a可以设置在第一 管芯100的外围内。可以在第一管芯100和第二管芯200周围形成单层de 结构50。电介质过孔(tdv)结构160可以延伸穿过de结构50和接合结 构150，以电接触第一金属互连结构110。可以在第二管芯200和de结构 50上形成重分布层结构300。
75.在一些实施例中，半导体封装10c可以包括延伸穿过de结构50而不 穿过接合结构150的封装密封环400。封装密封环400可以延伸穿过重分布 层300。封装密封环400可以从第一管芯100的上表面延伸，或者可以部分 地延伸到第一半导体衬底102中。
76.图3是根据本公开的各种实施例的半导体封装12的简化俯视图。半导 体封装12可以类似于半导体封装10。因此，将仅详细描述它们之间的差 异。
77.参考图3，半导体封装12包括第一管芯100和设置在其上的至少一个 第二管芯200。例如，如图3所示，半导体封装12可以包括三个第二管芯 200、200’、200”。然而，本公开不限于任何特定数量的第二管芯。为了 便于说明，以下可仅对第二管芯200进行详细说明。
78.第一管芯100和(一个或多个)第二管芯200可以独立地选自例如专 用集成电路(asic)芯片、模拟芯片、传感器芯片、无线和射频芯片、稳 压器芯片、或存储器芯片。在一些实施例中，第一管芯100和第二管芯200 可以各自是有源组件或无源组件。
79.第一管芯100可以包括第一密封环130，并且第二管芯200可以包括第 二密封环230。半导体封装12可以包括围绕第一管芯100和(一个或多个)
80.第二管芯200的de结构50。半导体封装12还可以包括可设置在第一电介 质结构104中的封装密封环400。具体地，封装密封环410可以围绕(一个 或多个)第二管芯200，并且可以与第一管芯100重叠。换句话说，封装 密封环410可以至少相对于横向方向l设置在第一管芯100的外围内部。
81.图4a是根据本公开的各种实施例的半导体封装12a的沿图3的线i-i
’ꢀ
截取的截面图。参考图4a，半导体封装12a可以类似于图2a的半导体封 装10a。因此，将仅详细描述它们之间的差异。
82.参考图4a，在半导体封装12a中，第二管芯200可以与第一管芯100 面对背接合。另外，de结构50包括封装第一管芯100的第一de层50a， 以及封装第二管芯200的第二de层50b。第一de层50a可以通过接合结 构150与第二de层50b分隔开。
83.封装密封环410可由金属或金属合金形成，例如，cu、tan、al、 tiw、它们的组合等。在一些实施例中，封装密封环410可如下形成：在 形成于半导体封装12a中的沟槽中沉积阻挡层(例如，ta/tan阻挡层)， 使用例如等离子体气相沉积等在阻挡层上沉积铜种子层，然后使用例如电 镀在阻挡层上生长铜层。
84.封装密封环410可以具有至少0.1μm的宽度(例如，厚度)，例如， 从0.15μm到100μm、或从0.2μm到50μm范围的宽度。封装密封环410 可以延伸穿过第二de层50b、接合结构150和第一管芯100。封装密封环 410可以相对于横向方向l设置在第一管芯100的外围内部和第一密封环 130的外围外部。在一些实施例中，封装密封环410可以电浮置。在其他 实施例中，封装密封环410可以接地。例如，封装密封环410可以通过电 接触件340接地。
85.在一些实施例中，封装密封环410可以包括延伸穿过第二de层50b 和接合结构150的de-接合密封环410eb，以及延伸穿过第一半导体衬底 102和第一电介质结构104的衬底-电介质密封环410sd。de-接合密封环 410eb和衬底-电介质密封环410sd可以彼此直接接触并且可以在横向方向 l上重叠。
86.在各种实施例中，封装密封环410可以使用多个蚀刻和沉积工艺形成。 例如，可以使用第一蚀刻和沉积工艺来形成de-接合密封环410eb，并且 可以使用第二蚀刻和沉积工艺来形成衬底-电介质密封环410sd。de-接合 密封环410eb和衬底-电介质密封环410sd可以在形成期间连接。在其他 实施例中，可以使用单个蚀刻和沉积工艺来形成封装密封环410，而未单 独地形成de-接合密封环410eb和衬底-电介质密封环410sd。
87.图4b是根据本公开的各种实施例的半导体封装12b的沿图3的线i-i
’ꢀ
截取的截面图。半导体封装12b可以类似于图2b的半导体封装10b。因 此，将仅详细描述它们之间的差异。
88.参考图4b，在半导体封装12b中，至少一个第二管芯200可以以面对 面接合配置而接合到第一管芯100。此外，de结构50包括封装第一管芯 100的第一de层50a，以及封装第二管芯200的第二de层50b。第一de 层50a可以通过接合结构150与第二de层50b分隔开。半导体封装12b 还可以包括tdv结构160、封装密封环410和重分布层结构300。
89.封装密封环410可由金属或金属合金形成，例如，cu、tan、al、 tiw、它们的组合等。封装密封环410可以具有至少0.1μm的宽度(例如， 厚度)，例如，从0.15μm到100μm、或从0.2μm到50μm范围的宽度。
90.封装密封环410可以延伸穿过重分布层结构300的第三电介质层302、 第二de层
50b、接合结构150，并延伸到第一管芯100中。封装密封环 410可以相对于竖直方向v而设置在第一管芯100的外围内部以及第一密 封环130、第二密封环230和第三密封环330的外围外部。换言之，封装密 封环410可以围绕第一密封环130、第二密封环230和第三密封环330。
91.在一些实施例中，封装密封环410可以包括延伸穿过第二de层50b 和接合结构150的de-接合密封环410eb，以及延伸穿过第一半导体衬底 102和第一电介质结构104的电介质结构密封环410ds。de-接合密封环 410eb和电介质结构密封环410ds可以彼此直接接触并且可以在横向方向 l上重叠。
92.封装密封环可以使用多个蚀刻工艺和沉积工艺形成，或者通过使用单 个蚀刻工艺和沉积工艺形成。例如，可以使用第一蚀刻和沉积工艺来形成 de-接合密封环410eb，并且可以使用第二蚀刻和沉积工艺来形成电介质 结构密封环410ds。在其他实施例中，可以使用单个蚀刻和沉积工艺来形 成封装密封环410，而未单独地形成de-接合密封环410ds和电介质结构 密封环410ds。
93.图4c是根据本公开的各种实施例的半导体封装12c的沿图3的线i-i
’ꢀ
截取的截面图。半导体封装12c可以类似于图4a的半导体封装12a。因 此，将仅详细描述它们之间的差异。
94.参考图4c，在半导体封装12c中，至少一个第二管芯200可以以面对 背配置而接合到第一管芯100。此外，de结构50包括封装第一管芯100的 第一de层50a，以及封装第二管芯200的第二de层50b。第一de层 50a可以通过接合结构150与第二de层50b分隔开。
95.封装密封环410可以由金属或金属合金形成，例如，cu、tan、al、 tiw、它们的组合等。封装密封环410可以具有至少0.1μm的宽度(例如， 厚度)，例如，从0.15μm到100μm、或从0.2μm到50μm范围的宽度。 封装密封环410可以延伸穿过第二de层50b、接合结构150和第一管芯 100。
96.具体地，封装密封环410可以设置在第一管芯100的外围内部，并且 可以设置在第二管芯200的外围外部。换言之，封装密封环410可以在横 向方向l上围绕第一密封环130和第二密封环230两者。
97.在一些实施例中，封装密封环410可以包括延伸穿过第二de层50b 和接合结构150的de-接合密封环410eb，延伸穿过第一半导体衬底102 并延伸到第一电介质结构104中的衬底-电介质密封环410sd，以及从衬底
ꢀ‑
电介质密封环410sd延伸到接合焊盘108的金属特征密封环410m。de
‑ꢀ
接合密封环410eb、衬底-电介质密封环410sd和金属特征密封环410m可 以彼此直接接触并且可以在横向方向l上重叠。
98.封装密封环410可以使用多个蚀刻和沉积工艺形成。例如，可以使用 第一蚀刻和沉积工艺来形成金属特征密封环410m，可以使用第二蚀刻和 沉积工艺来形成衬底-电介质密封环410sd，并且可以使用第三蚀刻和沉积 工艺来形成de-接合密封环410eb。在一些实施例中，金属特征密封环 410m可以在金属特征106的形成期间形成，衬底-电介质密封环410sd可 以在tsv结构162的形成期间形成，并且de-接合密封环410eb可以在在 形成第二de层50b之后形成。
99.图5是根据本公开的各种实施例的半导体封装14的简化俯视图。半导 体封装14可以类似于半导体封装10。因此，将仅详细描述它们之间的差 异。
100.参考图5，半导体封装14包括第一管芯100和设置在其上的至少一个 第二管芯
200。例如，如图5所示，半导体封装14可以包括三个第二管芯 200、200’、200”。然而，本公开不限于任何特定数量的第二管芯。为了 便于说明，以下可仅对第二管芯200进行详细说明。
101.第一管芯100和第二管芯200可以独立地选自例如专用集成电路 (asic)芯片、模拟芯片、传感器芯片、无线和射频芯片、稳压器芯片、 或存储器芯片。在一些实施例中，第一管芯100和第二管芯200可以各自 是有源组件或无源组件。
102.第一管芯100可以包括第一密封环130，并且第二管芯200可以包括第 二密封环230。半导体封装14可以包括围绕第一管芯100和(一个或多个)
103.第二管芯200的de结构50。半导体封装14还可以包括可设置在de结构 50中的封装密封环420。具体地，在横向方向l上，封装密封环420可以 围绕第二管芯200并且可以与第一管芯100和/或第一密封环130重叠。封 装密封环420可以包括de-接合密封环420eb或de-接合-衬底密封环 400ebs，以及第一密封环130。
104.图6a是根据本公开的各种实施例的半导体封装14a的沿图5的线i-i
’ꢀ
截取的截面图。半导体封装14a可以类似于图4a的半导体封装12a。因 此，将仅详细描述它们之间的差异。
105.参考图6a，在半导体封装14a中，第二管芯200可以与第一管芯100 面对背接合。另外，de结构50可以包括封装第一管芯100的第一de层 50a，以及封装第二管芯200的第二de层50b。第一de层50a可以通过 接合结构150而与第二de层50b分隔开。
106.半导体封装14a可以包括de-接合-衬底密封环400ebs，其延伸穿过 第二de层50b、接合结构150并延伸到第一半导体衬底102中。de-接合-衬底密封环400ebs可以在竖直方向v上与第一密封环130重叠。
107.de-接合-衬底密封环400ebs可以在横向方向l上围绕第二管芯200， 可以通过第一半导体衬底102的部分102p而在竖直方向v上与第一密封环 130分隔开，如图6a的左侧所示。然而，在其他实施例中，de-接合-衬底 密封环400ebs可以完全延伸穿过第一半导体衬底102并直接接触第一密 封环130，如图6a的右侧所示。
108.de-接合-衬底密封环400ebs和第一密封环130可以共同形成封装密 封环420。封装密封环420(例如，de-接合-衬底密封环400ebs和第一密 封环130)可由金属或金属合金形成，例如，cu、tan、al、tiw、它们 的组合等。封装密封环420可以具有至少0.1μm的宽度(例如，厚度)， 例如，从0.15μm到100μm、或从0.2μm到50μm范围的宽度。
109.图6b是根据本公开的各种实施例的半导体封装14b的沿图5的线i-i
’ꢀ
截取的截面图。半导体封装14b可以类似于图4a的半导体封装12a。因 此，将仅详细描述它们之间的差异。
110.参考图6b，至少一个第二管芯200可以与第一管芯100面对面接合。 另外，de结构50包括封装第一管芯100的第一de层50a，以及封装第二 管芯200的第二de层50b。第一de层50a可以通过管芯接合结构150而 与第二de层50b分隔开。接合层170和保护层172可以设置在第二de层 50b和第二管芯200上。电接触件340可以通过设置在接合层170中的接 合焊盘174而连接到第二管芯200的tsv结构262。
111.半导体封装14b可以包括de-接合密封环420eb，其延伸穿过第二de 层50b和接合结构150。de-接合密封环420eb可以在横向方向l上与第 一密封环130重叠，并且可以直接接触第一密封环130。de-接合密封环 420eb可以在横向方向l上围绕第二管芯200。
112.de-接合密封环420eb和第一密封环130可以共同形成封装密封环420。 封装密封环420(例如，de-接合密封环420eb和第一密封环130)可以由 金属或金属合金形成，例如，cu、tan、al、tiw、它们的组合等。封装 密封环420可以具有至少0.1μm的宽度(例如，厚度)，例如，从0.15μm 到100μm、或从0.2μm到50μm范围的宽度。
113.图6c是根据本公开的各种实施例的半导体封装14c的沿图5的线i-i
’ꢀ
截取的截面图。半导体封装14c可以类似于图6b的半导体封装14b。因 此，将仅详细描述它们之间的差异。
114.参考图6c，在半导体封装14c中，第二管芯200可以与第一管芯100 面对面接合。另外，de结构50包括封装第一管芯100的第一de层50a， 以及封装第二管芯200的第二de层50b。第一de层50a可以通过管芯接 合结构150而与第二de层50b分隔开。
115.半导体封装14c可以包括重分布层结构300，该重分布层结构300包 括第三密封环330、tdv结构160和de-接合密封环420eb。de-接合密封 环420eb可以直接接触第一密封环130和第三密封环330。de-接合密封环 420eb可以在横向方向l上围绕第二管芯200和tdv结构160。
116.de-接合密封环420eb、第一密封环130和第三密封环330可以共同形 成封装密封环420。封装密封环420(例如，de-接合密封环420eb、第一 密封环130和第三密封环330)可由金属或金属合金形成，例如，cu、tan、 al、tiw、它们的组合等。封装密封环420可以具有至少0.1μm的宽度 (例如，厚度)，例如，从0.15μm到100μm、或从0.2μm到50μm范围 的宽度。
117.图7是示出根据本公开的各种实施例的形成半导体封装(例如，图2a 的半导体封装10a)的方法的流程图。图8a-图8h是说明图7的方法的操 作的截面图。
118.参考图7和图8a，在操作702中，第一管芯100可以接合到第一载体 310。具体地，第一管芯100可以被分割、倒置、并且被接合到设置在第一 载体310上的第一载体接合层312，使得第一管芯100的第一半导体衬底 102面对第一载体310。第一载体310可为载体晶圆等。可以使用任何合适 的接合工艺，例如，热接合工艺和/或化学接合工艺。
119.参考图7和图8b，在操作704中，第一de层50a可以沉积在第一载 体接合层312上，围绕第一管芯200。在一些实施例中，第一de层50a包 括模塑料。模塑料可以包括树脂和填料。在替代实施例中，第一de层 50a可以包括氧化硅、氮化硅、它们的组合等。第一de层50a可以通过 旋涂、层压、沉积等来沉积。
120.参考图7和图8c，在操作706中，至少一个第二管芯200可以接合到 第一管芯100。具体地，第一接合层150a可以沉积在第一管芯100和第一 de层50a上。第二接合层150b可以形成在第二管芯200上。第一接合层 150a可以包括金属第一接合特征152a，并且第二接合层150b可以包括金 属第二接合特征152b。
121.例如，第一接合层150a和第二接合层150b可以由接合聚合物形成， 例如，环氧树脂、聚酰亚胺(pi)、苯并环丁烯(bcb)、或聚苯并恶唑 (pbo)。在一些实施例中，第一接合层150a和第二接合层150b可以由 相同的接合聚合物形成。在其他实施例中，第一接合层150a和第二接合 层150b可以由不同的接合聚合物形成，条件是这些接合聚合物彼此具有 足够的粘附性。
122.第一接合特征152a和第二接合特征152b可以由金属形成，例如，金 (au)、铜(cu)、铝(al)、或其合金，例如，铜锡合金、铜钽(ta) 合金。然而，可以使用其他合适的材料。
123.第二管芯200可被倒置，与第一管芯100对齐，并接合到第一管芯100。 具体地，第一接合特征152a可以与第二接合特征152b对齐。接合工艺可 以是混合接合工艺，其被配置为通过接合第一接合层150a和第二接合层 150b来形成接合结构150，并且通过接合第一接合特征152a和第二接合 特征152b来形成管芯接合焊盘152(参见图8d)。在一些实施例中，在 接合工艺期间，多个第二管芯200可以接合到第一管芯100。
124.参考图7和图8d，在操作708中，第二de层50b可以沉积在接合结 构150上和第二管芯200周围。第二de层50b可以由与第一de层50a相 同的材料和/或使用与第一de层50a相同的沉积工艺形成。
125.参考图7和图8e，在操作710中，可以形成延伸穿过第二de层50b、 接合结构150和第一de层50a的沟槽802。在一些实施例中，沟槽802可 以暴露第一载体接合层312。
126.具体地，光致抗蚀剂材料可以沉积在第二管芯200和第二de层50b 上。光致抗蚀剂材料可被曝光并图案化，以形成暴露第二de层50b的一 些部分的图案化光致抗蚀剂层804。然后可以使用光致抗蚀剂层804作为 掩模来执行湿法或干法蚀刻工艺，以形成沟槽802。在一些实施例中，沟 槽802可以是竖直地渐缩的，使得沟槽802的底部可以比沟槽802的顶部 更宽。
127.参考图7和图8f，在操作712中，可以通过例如灰化来剥离光致抗蚀 剂层804，并且可以在沟槽802中形成封装密封环400。具体地，可以通过 使用任何合适的沉积工艺(例如，电化学电镀等)沉积密封环材料(例如， cu、al、tan、它们的组合等)来形成封装密封环400。在一些实施例中， 可以在沟槽802中形成阻挡层(例如，ta/tan阻挡层)，可以使用例如等 离子体气相沉积等在阻挡层上沉积铜种子层，并且可以使用电镀等在种子 层上生长de-接合密封环410db。
128.在沉积工艺之后，可以使用诸如化学机械平坦化(cmp)等之类的平 坦化工艺从第二de层50b的上表面以及第二管芯200的上表面去除任何 残留的密封环材料。
129.参考图7和图8g，在操作714中，第二载体320(例如，载体晶圆等) 可以接合到第二管芯200和第二de层50b。具体地，第二载体320可以使 用接合到第二载体320的第二载体接合层322而接合到第二管芯200和第 二de层50b的背面。第二载体320可以使用形成在第二载体接合层322 中的对齐标记来与封装密封环400对齐。
130.参考图7和图8h，在操作716中，第一载体310可以从第一载体接合 层312去除，并且电接触件340可以电连接到第一管芯100，从而完成半导 体封装。
131.图9是示出根据本公开的各种实施例的形成半导体封装(例如，图4c 的半导体封装12c)的方法的流程图。图10a-图10h是说明图9的方法的 操作的截面图。
132.参考图9和图10a，在操作902中，第一管芯100可以接合到第一载 体310。具体地，第一管芯100可以被分割、倒置、并且接合到设置在第 一载体310上的第一载体接合层312，使得第一管芯100的第一半导体衬底 102面对第一载具310。第一载体310可为载体晶圆等。可以使用任何合适 的接合工艺，例如，热接合工艺和/或化学接合工艺。第一管芯100可以包 括金属特征密封环410m和与其连接的衬底-电介质密封环410sd。
133.参考图9和图10b，在操作904中，第一de层50a可以沉积在第一 载体接合层312上，围绕第一管芯200。在一些实施例中，第一de层50a 包括模塑料。模塑料可以包括树脂和填料。在替代实施例中，第一de层 50a可以包括氧化硅、氮化硅、它们的组合等。第一de层50a
可以通过 旋涂、层压、沉积等来沉积。
134.参考图9和图10c，在操作906中，至少一个第二管芯200可以接合 到第一管芯100。具体地，第一接合层150a可以沉积在第一管芯100和第 一de层50a上。第二接合层150b可以沉积在第二管芯200上。第一接合 层150a可以包括金属第一接合特征152a，并且第二接合层150b可以包 括金属第二接合特征152b。例如，第一接合层150a和第二接合层150b可 以由接合聚合物形成，例如，环氧树脂、聚酰亚胺(pi)、苯并环丁烯 (bcb)、聚苯并恶唑(pbo)等。
135.在一些实施例中，第一接合层150a和第二接合层150b可以由相同的 接合聚合物形成。在其他实施例中，第一接合层150a和第二接合层150b 可以由不同的接合聚合物形成，条件是这些接合聚合物彼此具有足够的粘 附性。
136.第一接合特征152a和第二接合特征152b可以由金属形成，例如，金 (au)、cu、al、或其合金，例如，铜锡合金、铜钽(ta)合金、或其 组合。然而，可以使用其他合适的材料。
137.第二管芯200可被倒置，与第一管芯100对齐，并接合到第一管芯100。 具体地，第一接合特征152a可以与第二接合特征152b对齐。接合工艺可 以是混合接合工艺，其被配置为通过接合第一接合层150a和第二接合层 150b来形成接合结构150，并且通过接合第一接合特征152a和第二接合 特征152b来形成管芯接合焊盘152(参见图10d)。在一些实施例中，在 接合工艺期间，多个第二管芯200可以接合到第一管芯100。
138.参考图9和图10d，在操作908中，第二de层50b可以沉积在接合 结构150上和第二管芯200周围。第二de层50b可以由与第一de层50a 相同的材料和/或使用与第一de层50a相同的沉积工艺形成。
139.参考图9和图10e，在操作910中，可以形成延伸穿过第二de层50b 和接合结构150并暴露第一半导体衬底102的沟槽806。沟槽806可以暴露 第一半导体衬底102的背面上的衬底-电介质密封环410sd。
140.具体地，光致抗蚀剂材料可以沉积在第二管芯200和第二de层50b 上。光致抗蚀剂材料可被曝光并图案化，以形成暴露第二de层50b的一 些部分的图案化光致抗蚀剂层804。然后可以使用光致抗蚀剂层804作为 掩模来执行湿法或干法蚀刻工艺(例如，反应离子蚀刻工艺等)，以形成 沟槽806。在一些实施例中，沟槽806可以是竖直地渐缩的(例如，沟槽 806的侧壁可能不是竖直的)。例如，沟槽806的底部可以比沟槽806的顶 部更宽。在其他实施例中，沟槽806的顶部可以比沟槽806的底部更宽。 侧壁的渐缩程度可以变化取决于处理条件和沟槽806的纵横比。
141.参考图9和图10f，在操作912中，可以通过例如灰化来剥离光致抗 蚀剂层804，并且可以在沟槽806中形成de-接合密封环410db。具体地， 可以通过使用任何合适的沉积工艺(例如，电化学电镀等)沉积密封环材 料(例如，cu、al、tan、它们的组合等)来形成de-接合密封环410db。 在一些实施例中，可以在沟槽806中形成阻挡层(例如，ta/tan阻挡层)， 可以使用例如等离子体气相沉积等在阻挡层上沉积铜种子层，并且可以使 用电镀等在种子层上生长de-接合密封环410db。
142.de-接合密封环410db可以接触衬底-电介质密封环410sd，衬底-电 介质密封环410sd可以接触金属特征密封环410m，从而形成封装密封环 410。在沉积工艺之后，可以使用诸如化学机械平坦化(cmp)等之类的 平坦化工艺从第二de层50b的上表面和第二管芯
200的上表面去除任何 残留的密封环材料。
143.参考图9和图10g，在操作914中，第二载体320(例如，载体晶圆 等)可以接合到第二管芯200和第二de层50b。具体地，第二载体320可 以使用第二载体接合层322而接合到第二管芯200和第二de层50b的背 面。第二载体320可以使用形成在第二载体接合层322中的对齐标记来与 封装密封环400对齐。
144.参考图9和图10h，在操作916中，第一载体310可以从第一载体接 合层312去除，并且电接触件340可以电连接到第一管芯100，从而完成半 导体封装。
145.各种实施例提供了一种半导体封装，其可以包括：第一管芯100；第 二管芯200，在竖直方向上堆叠在第一管芯100上；电介质封装(de)结 构50，在垂直于竖直方向的横向方向上围绕第一管芯100和第二管芯200； 以及封装密封环400，在横向方向上延伸穿过de结构50并且围绕第一管 芯100的至少一部分和第二管芯200。
146.在一个实施例中，半导体封装还可以包括：接合结构150，将第一管 芯100接合到第二管芯200，其中，封装密封环400延伸穿过接合结构150 以密封接合结构150的至少一部分。
147.在半导体封装的一个实施例中，第一管芯100和第二管芯200可以面 对面接合；第一管芯100可以包括第一半导体衬底102、设置在第一半导 体衬底102上的第一电介质结构104、设置在第一电介质结构104中的第一 金属互连结构110、以及在横向方向上设置在第一电介质结构104中并围 绕第一金属互连结构110的第一密封环130；并且封装密封环400可以在横 向方向上围绕第一金属互连结构110并且在竖直方向上穿过第一半导体衬 底102。
148.在半导体封装的一个实施例中，de结构50的一部分可以设置在封装 密封环400和第一电介质结构104之间；并且de结构50的一部分设置在 封装密封环400和第二管芯200之间。
149.在半导体封装的一个实施例中，第一管芯100和第二管芯200可以面 对背接合；并且封装密封环400可以完全围绕第一管芯100。
150.在一个实施例中，半导体封装可以包括重分布层300，设置在第二管 芯200和de结构50上并且包括第三密封环330，其中，封装密封环400 在横向方向上围绕第三密封环330。
151.在一个实施例中，半导体封装可以包括堆叠在第一管芯100上的多个 第二管芯200、200’、200”；并且封装密封环400可以在横向方向上围绕 第二管芯200、200’、200”。
152.在半导体封装的一个实施例中，封装密封环400可以电接地，并且在 横向方向上可以具有至少1微米的厚度。
153.各种实施例提供了一种半导体封装，其可以包括：第一管芯100；第 二管芯200，在竖直方向上堆叠在第一管芯100上；电介质封装(de)结 构50，在垂直于竖直方向的横向方向上围绕第一管芯100和第二管芯200； 以及封装密封环410，延伸穿过第一管芯100、延伸到de结构50中、并 在横向方向上围绕第二管芯200。
154.在一个实施例中，半导体封装可以包括：接合结构150，将第一管芯 100的上表面接合到第二管芯200的下表面，其中，封装密封环410延伸穿 过接合结构150。
155.在半导体封装的一个实施例中，封装密封环410可以通过de结构50 的一部分而在横向方向上与第一管芯100分隔开；并且封装密封环410在 横向方向上设置在第一管芯100
的第一密封环130和第一管芯100的外围 之间。
156.在半导体封装的一个实施例中，第一管芯100和第二管芯200可以面 对面接合；第一管芯100可以包括第一半导体衬底102、设置在第一半导 体衬底102上的第一电介质结构104、设置在第一电介质结构104中的第一 金属互连结构110、以及在横向方向上设置在第一电介质结构104中并围 绕第一金属互连结构110的第一密封环130；并且封装密封环410可以在横 向方向上围绕第一金属互连结构110并接触第一半导体衬底102。
157.在半导体封装的一个实施例中，第一管芯100和第二管芯200可以背 对面接合；第一管芯100可以包括第一半导体衬底102、设置在第一半导 体衬底102上的第一电介质结构104、设置在第一电介质结构104中的第一 金属互连结构150、以及在横向方向上设置在第一电介质结构104中并围 绕第一金属互连结构110的第一密封环130；并且封装密封环410可以在横 向方向上围绕第一金属互连结构110并延伸穿过第一半导体衬底102。
158.在半导体封装的一个实施例中，封装密封环410可以包括：金属特征 密封环410m，围绕第一密封环130的一部分；衬底-电介质密封环410sd， 从金属特征密封环410m延伸穿过第一电介质结构104和第一半导体衬底102；以及de-接合密封环410eb，从衬底-电介质密封环410sd延伸穿过 接合结构150和de结构50。
159.各种实施例提供了一种半导体封装，包括：第一管芯100，包括第一 半导体衬底102、设置在第一半导体衬底上的第一电介质结构104、设置在 第一电介质结构104中的第一金属互连结构110、以及在横向方向上设置 在第一电介质结构104中并围绕第一金属互连结构110的第一密封环130； 第二管芯200，在垂直于横向方向的竖直方向上堆叠在第一管芯100上； 接合结构150，将第一管芯100接合到第二管芯200；电介质封装(de) 结构50，在垂直于竖直方向的横向方向上围绕第一管芯100和第二管芯 200；以及封装密封环420，延伸穿过de结构50和接合结构150，在横向 方向上围绕第二管芯200，并在横向方向上与第一密封环130重叠。
160.在半导体封装的一个实施例中，第一管芯100和第二管芯200可以面 对面接合；第二管芯200可包括第二密封环230；半导体封装还可以包括 重分布层300，重分布层300设置在第二管芯200上并包括第三密封环330； 并且封装密封环420可以从第一密封环130延伸到第三密封环330。
161.在半导体封装的一个实施例中，第一管芯100和第二管芯200背对面 接合；并且封装密封环420可以穿过第一半导体衬底102并通过第一半导 体衬底的一部分102p而与第一密封环130分隔开。
162.在半导体封装的一个实施例中，第一管芯100和第二管芯200可以背 对面接合；并且封装密封环420可以延伸穿过第一半导体衬底102并接触 第一密封环130。
163.在半导体封装的一个实施例中，封装密封环420可以通过de结构50 的一部分而与第二管芯200分隔开。
164.在半导体封装的一个实施例中，封装密封环420可以电接地并且在横 向方向上具有至少1微米的厚度。
165.以上概述了若干实施例的特征，使得本领域技术人员可以更好地理解 本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开 作为设计或修改其他工艺和结构以实现本文介绍的实施例的相同目的和/或 实现本文介绍的实施例的相同优点的
基础。本领域技术人员还应该认识到， 这样的等同构造不脱离本公开的精神和范围，并且他们可以在不脱离本公 开的精神和范围的情况下在本文中进行各种改变、替换和变更。
166.示例
167.示例1.一种半导体封装，包括：第一管芯；第二管芯，在竖直方向上 堆叠在所述第一管芯上；电介质封装(de)结构，在垂直于所述竖直方向 的横向方向上围绕所述第一管芯和所述第二管芯；以及封装密封环，在所 述横向方向上延伸穿过所述de结构并且围绕所述第一管芯的至少一部分 和所述第二管芯。
168.示例2.根据示例1所述的半导体封装，还包括：接合结构，该接合结 构将所述第一管芯接合到所述第二管芯，其中，所述封装密封环延伸穿过 所述接合结构以密封所述接合结构的至少一部分。
169.示例3.根据示例2所述的半导体封装，其中：所述第一管芯和所述第 二管芯面对面接合；所述第一管芯包括第一半导体衬底、设置在所述第一 半导体衬底上的第一电介质结构、设置在所述第一电介质结构中的第一金 属互连结构、以及在所述横向方向上设置在所述第一电介质结构中并围绕 所述第一金属互连结构的第一密封环；并且所述封装密封环在所述横向方 向上围绕所述第一金属互连结构并且在所述竖直方向上穿过所述第一半导 体衬底。
170.示例4.根据示例3所述的半导体封装，其中：所述de结构的一部分 设置在所述封装密封环和所述第一电介质结构之间；并且所述de结构的 一部分设置在所述封装密封环和所述第二管芯之间。
171.示例5.根据示例2所述的半导体封装，其中：所述第一管芯和所述第 二管芯面对背接合；并且所述封装密封环完全围绕所述第一管芯。
172.示例6.根据示例1所述的半导体封装，还包括：重分布层，该重分布 层设置在所述第二管芯和所述de结构并且包括第三密封环，其中，所述 封装密封环在所述横向方向上围绕所述第三密封环。
173.示例7.根据示例1所述的半导体封装，其中：所述半导体封装包括堆 叠在所述第一管芯上的多个第二管芯；并且所述封装密封环在所述横向方 向上围绕所述第二管芯。
174.示例8.根据示例1所述的半导体封装，其中，所述封装密封环电接地， 并且在所述横向方向上具有至少1微米的厚度。
175.示例9.一种半导体封装，包括：第一管芯；第二管芯，在竖直方向上 堆叠在所述第一管芯上；电介质封装(de)结构，在垂直于所述竖直方向 的横向方向上围绕所述第一管芯和所述第二管芯；以及封装密封环，延伸 穿过所述第一管芯、延伸到所述de结构中、并在所述横向方向上围绕所 述第二管芯。
176.示例10.根据示例9所述的半导体封装，还包括：接合结构，该接合 结构将所述第一管芯的上表面接合到所述第二管芯的下表面，其中，所述 封装密封环延伸穿过所述接合结构。
177.示例11.根据示例10所述的半导体封装，其中：所述封装密封环通过 所述de结构的一部分在所述横向方向上与所述第一管芯分隔开；并且所 述封装密封环在所述横向方向上设置在所述第一管芯的第一密封环和所述 第一管芯的外围之间。
178.示例12.根据示例10所述的半导体封装，其中：所述第一管芯和所述 第二管芯面
对面接合；所述第一管芯包括第一半导体衬底、设置在所述第 一半导体衬底上的第一电介质结构、设置在所述第一电介质结构中的第一 金属互连结构、以及在所述横向方向上设置在所述第一电介质结构中并围 绕所述第一金属互连结构的第一密封环；并且所述封装密封环在所述横向 方向上围绕所述第一金属互连结构并接触所述第一半导体衬底。
179.示例13.根据示例10所述的半导体封装，其中：所述第一管芯和所述 第二管芯背对面接合；所述第一管芯包括第一半导体衬底、设置在所述第 一半导体衬底上的第一电介质结构、设置在所述第一电介质结构中的第一 金属互连结构、以及在所述横向方向上设置在所述第一电介质结构中并围 绕所述第一金属互连结构的第一密封环；并且所述封装密封环在所述横向 方向上围绕所述第一金属互连结构并延伸穿过所述第一半导体衬底。
180.示例14.根据示例13所述的半导体封装，其中，所述封装密封环包括： 金属特征密封环，围绕所述第一密封环的一部分；衬底-电介质密封环，从 所述金属特征密封环延伸穿过所述第一电介质结构和所述第一半导体衬底； 以及de-接合密封环，从所述衬底-电介质密封环延伸穿过所述接合结构和 所述de结构。
181.示例15.一种半导体封装，包括：第一管芯，包括第一半导体衬底、 设置在所述第一半导体衬底上的第一电介质结构、设置在所述第一电介质 结构中的第一金属互连结构、以及在横向方向上设置在所述第一电介质结 构中并围绕所述第一金属互连结构的第一密封环；第二管芯，在垂直于所 述横向方向的竖直方向上堆叠在所述第一管芯上；接合结构，将所述第一 管芯接合到所述第二管芯；电介质封装(de)结构，在垂直于所述竖直方 向的横向方向上围绕所述第一管芯和所述第二管芯；以及封装密封环，延 伸穿过所述de结构和所述接合结构，在所述横向方向上围绕所述第二管 芯，并在所述横向方向上与所述第一密封环重叠。
182.示例16.根据示例15所述的半导体封装，其中：所述第一管芯和所述 第二管芯面对面接合；所述第二管芯包括第二密封环；所述半导体封装还 包括重分布层，所述重分布层设置在所述第二管芯上并包括第三密封环； 并且所述封装密封环从所述第一密封环延伸到所述第三密封环。
183.示例17.根据示例15所述的半导体封装，其中：所述第一管芯和所述 第二管芯背对面接合；并且所述封装密封环穿过所述第一半导体衬底并通 过所述第一半导体衬底的一部分而与所述第一密封环分隔开。
184.示例18.根据示例15所述的半导体封装，其中：所述第一管芯和所述 第二管芯面对面接合；并且所述封装密封环延伸穿过所述第一半导体衬底 并接触所述第一密封环。
185.示例19.根据示例15所述的半导体封装，其中，所述封装密封环通过 所述de结构的一部分与所述第二管芯分隔开。
186.示例20.根据示例15所述的半导体封装，其中，所述封装密封环电接 地并且在堆叠横向方向上具有至少1微米的厚度。
技术特征：1.一种半导体封装，包括：第一管芯；第二管芯，在竖直方向上堆叠在所述第一管芯上；电介质封装(de)结构，在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯；以及封装密封环，在所述横向方向上延伸穿过所述de结构并且围绕所述第一管芯的至少一部分和所述第二管芯。2.根据权利要求1所述的半导体封装，还包括：接合结构，该接合结构将所述第一管芯接合到所述第二管芯，其中，所述封装密封环延伸穿过所述接合结构以密封所述接合结构的至少一部分。3.根据权利要求2所述的半导体封装，其中：所述第一管芯和所述第二管芯面对面接合；所述第一管芯包括第一半导体衬底、设置在所述第一半导体衬底上的第一电介质结构、设置在所述第一电介质结构中的第一金属互连结构、以及在所述横向方向上设置在所述第一电介质结构中并围绕所述第一金属互连结构的第一密封环；并且所述封装密封环在所述横向方向上围绕所述第一金属互连结构并且在所述竖直方向上穿过所述第一半导体衬底。4.根据权利要求3所述的半导体封装，其中：所述de结构的一部分设置在所述封装密封环和所述第一电介质结构之间；并且所述de结构的一部分设置在所述封装密封环和所述第二管芯之间。5.根据权利要求2所述的半导体封装，其中：所述第一管芯和所述第二管芯面对背接合；并且所述封装密封环完全围绕所述第一管芯。6.根据权利要求1所述的半导体封装，还包括：重分布层，该重分布层设置在所述第二管芯和所述de结构并且包括第三密封环，其中，所述封装密封环在所述横向方向上围绕所述第三密封环。7.根据权利要求1所述的半导体封装，其中：所述半导体封装包括堆叠在所述第一管芯上的多个第二管芯；并且所述封装密封环在所述横向方向上围绕所述第二管芯。8.根据权利要求1所述的半导体封装，其中，所述封装密封环电接地，并且在所述横向方向上具有至少1微米的厚度。9.一种半导体封装，包括：第一管芯；第二管芯，在竖直方向上堆叠在所述第一管芯上；电介质封装(de)结构，在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯；以及封装密封环，延伸穿过所述第一管芯、延伸到所述de结构中、并在所述横向方向上围绕所述第二管芯。10.一种半导体封装，包括：
第一管芯，包括第一半导体衬底、设置在所述第一半导体衬底上的第一电介质结构、设置在所述第一电介质结构中的第一金属互连结构、以及在横向方向上设置在所述第一电介质结构中并围绕所述第一金属互连结构的第一密封环；第二管芯，在垂直于所述横向方向的竖直方向上堆叠在所述第一管芯上；接合结构，将所述第一管芯接合到所述第二管芯；电介质封装(de)结构，在垂直于所述竖直方向的横向方向上围绕所述第一管芯和所述第二管芯；以及封装密封环，延伸穿过所述de结构和所述接合结构，在所述横向方向上围绕所述第二管芯，并在所述横向方向上与所述第一密封环重叠。
技术总结本申请公开了包括封装密封环的半导体封装及其形成方法。一种半导体封装包括：第一管芯；第二管芯，在竖直方向上堆叠在第一管芯上；电介质封装(DE)结构，在垂直于竖直方向的横向方向上围绕第一管芯和第二管芯；以及封装密封环，在横向方向上延伸穿过DE结构并且围绕第一管芯的至少一部分和第二管芯。管芯的至少一部分和第二管芯。管芯的至少一部分和第二管芯。
技术研发人员：张任远
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.02.16
技术公布日：2022/7/5
