1.本技术实施例涉及显示驱动技术领域，尤其涉及一种显示驱动方法、驱动电路及显示装置。
背景技术：2.液晶显示面板通常包括阵列基板、对盒基板以及设置在两个基板之间的液晶层，通过根据施加于液晶层的电场的大小来调节液晶层的状态，从而调节光的透射率，以实现灰阶控制。
3.开关机试验是液晶显示面板常见的信赖性实验，也是消费者经常涉及到的操作。然而，现有的液晶显示面板在开机的瞬间，可能会出现闪白或残影的问题。
技术实现要素：4.有鉴于此，本技术实施例的目的在于提出一种显示驱动方法、驱动电路及显示装置。
5.第一方面，本技术实施例提供一种显示驱动方法，包括：
6.检测时序控制电路输出至数据驱动电路的数据锁存信号；
7.在检测到开机后第一个所述数据锁存信号后，控制电源电路输出公共电压至像素电路；
8.其中，所述数据锁存信号用于控制数据驱动电路输出数据电压至所述像素电路。
9.在本技术实施例提供的显示驱动方法及显示驱动电路中，通过将数据锁存信号tp引入电源电路，作为触发公共电压输出的条件，使得公共电压vcom和数据电压source output可以同步进入显示区的像素电路，从而能够从根本上解决开机闪白和残影问题。
10.在一种可能的实施方式中，在检测到开机后第一个所述数据锁存信号之前，还包括控制所述电源电路产生控制电压；
11.所述在检测到开机后第一个所述数据锁存信号后，控制电源电路输出公共电压至像素电路，包括：
12.在检测到开机后第一个所述数据锁存信号后，将所述控制电压输出；
13.响应于所述控制电压控制所述公共电压的输出。
14.在一种可能的实施方式中，所述数据锁存信号为脉冲信号，上升沿锁存数据，下降沿输出数据；
15.所述在检测到开机后第一个所述数据锁存信号后，控制电源电路输出公共电压至像素电路，包括：
16.在检测到开机后第一个所述数据锁存信号的上升沿时，控制所述公共电压输出并保持至关机。
17.在一种可能的实施方式中，所述显示驱动方法还包括：
18.在所述电源电路的输入电压低于预设值时，产生第二控制电压；
19.响应于所述第二控制电压控制所述公共电压结束输出。
20.第二方面，本技术实施例提供了一种显示驱动电路，包括时序控制电路、数据驱动电路和电源电路，所述时序控制电路包括输出数据锁存信号的第一输出端，所述第一输出端与所述数据驱动电路相连；所述数据驱动电路具有与像素电路连接的第二输出端，并在接收到所述数据锁存信号后控制所述第二输出端输出数据电压至所述像素电路；
21.所述电源电路包括与所述第一输入端相连，并具有与所述像素电路连接的公共电压端，所述电源电路在检测到开机后第一个所述数据锁存信号后，控制所述公共电压端输出公共电压至所述像素电路。
22.在一种可能的实施方式中，所述电源电路包括公共电压输出端和公共电压控制电路，所述公共电压输出端被配置为产生所述公共电压，所述公共电压控制电路与所述公共电压端和所述公共电压输出端均相连，并具有公共电压控制端；
23.所述公共电压控制电路被配置为在所述公共电压控制端输入第一控制信号时，导通所述公共电压端和所述公共电压输出端；在所述公共电压控制端输入第二控制信号时，截断所述公共电压端和所述公共电压输出端。
24.在一种可能的实施方式中，所述电源电路包括触发电路，所述触发电路包括与所述公共电压控制端连接的触发输出端，以及，与所述第一输出端连接的触发控制端；所述触发电路在检测到开机后第一个所述数据锁存信号后，控制所述触发输出端输出所述第一控制信号至所述公共电压控制端；在检测到开机后第一个所述数据锁存信号之前，控制所述触发输出端输出所述第二控制信号至所述公共电压控制端。
25.在一种可能的实施方式中，所述触发电路包括触发输入端，并在检测到所述数据锁存信号后，将所述触发输入端和所述触发输出端保持同步；
26.所述电源电路包括控制电压输出端以及与所述控制电压输出端相连的触发输入电路，所述控制电压输出端被配置为产生控制电压，所述触发输入电路还包括与所述触发输入端连接的控制输出端，并响应于所述控制电压输出所述第一控制信号或所述第二控制信号。
27.在一种可能的实施方式中，所述公共电压控制电路包括：
28.第一晶体管，其第一极与所述公共电压输出端相连，其第二极与所述公共电压端相连；
29.第二晶体管，其第一极通过第二电阻和第一电阻与所述公共电压输出端相连，其第二极接地，其控制极为所述公共电压控制端；
30.所述第一晶体管的控制极连接到所述第一电阻和所述第二电阻之间的位置。
31.在一种可能的实施方式中，所述电源电路包括第一工作电压输出端和第二工作电压输出端；所述第一工作电压输出端被配置为产生第一工作电压，所述第二工作电压输出端被配置为产生第二共组电压，且所述第一工作电压大于所述第二工作电压；
32.所述触发输入电路包括：
33.第三晶体管，其第一极与所述触发输入端相连，并通过第三电阻与所述第二工作电压输出端相连；其第二极接地；
34.第四晶体管，其第一极通过第四电阻与所述第一工作电压输出端相连，其第二极接地，其控制极与所述控制电压输出端相连；
35.所述第三晶体管的控制极连接在所述第四晶体管和所述第四电阻之间，所述控制电压输出端与所述第一工作电压输出端通过第五电阻相连。
36.在一种可能的实施方式中，所述触发电路为所述数据锁存信号控制的d触发器，所述d触发器的输入端为所述触发输入端，所述d触发器的输出端为所述触发输出端。
37.第三方面，本技术实施例同时提供了一种显示装置，包括第二方面实施例中任一项所述的显示驱动电路。
附图说明
38.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术一个或多个实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
39.图1为本技术实施例提供的一种液晶显示面板的正视图；
40.图2为图1中液晶显示面板的截面图；
41.图3为图1中液晶显示面板的显示驱动电路图；
42.图4为图3中单个子像素的电路示意图；
43.图5为本技术实施例提供的针对集成电源管理电路pmic改进的电路图；
44.图6为本技术实施例提供的显示驱动时序图。
45.附图标记说明：
46.1-显示区、2-外周区、3-像素单元、31-子像素、4-背光模组、5-阵列基板、6-彩膜基板、7-液晶层、8-封框胶、9-像素电路。
具体实施方式
47.为使本技术实施例的目的、技术方案和优点更加清楚，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
48.本技术实施例提供了一种显示装置，该显示装置可以为手机、笔记本电脑、平板电脑、电视、显示器、车载显示装置、可穿戴设备、触控一体机或会议大屏等需要进行内容显示的装置，该显示装置包括液晶显示面板，液晶显示面板可以为扭曲向列型(tn，twisted nematic)液晶显示面板、平面转换型(ips，in plane switching)液晶显示面板、高级超维场开关型(ads，advanced super dimension switch)液晶显示面板、超高级超维场开关型(hads，highadvanced super dimension switch)液晶显示面板等任意类型；本技术实施例不限制液晶显示面板的具体类型。
49.图1为本技术实施例提供的一种液晶显示面板的正视图，如图1所示，该液晶显示面板包括显示区和外周区2，显示区内设置有多个像素单元3形成的像素阵列，为用于显示内容的区域；外周区2为显示区的周边外侧的区域，该区域不用于内容显示。
50.每个像素单元3均包括多种子像素31，每种子像素31为能够发出单一色彩的像素，在该液晶显示面板进行显示时，通过控制像素单元3中子像素31的显示实现彩色显示。
driver ic输出时序控制信号。
62.电源电路power ic用于将输入电压vin转换为不同的工作电压以及转换为向公共电极提供的公共电压vcom。
63.图4为图3中单个子像素31的电路示意图，如图4所示，像素电极和公共电极之间形成像素电容clc，该液晶显示面板的显示原理为：当像素电极未输入数据电压时，位于像素电极和公共电极之间的液晶处于初始状态；当像素电极输入数据电压时，像素电极和公共电极之间产生电压差，液晶在该电压差的作用下发生翻转，液晶单元翻转后可以改变背光模组4通过液晶单元的透光量，使对应的像素单元3产生相应的亮度，即像素灰阶。像素灰阶与液晶单元的翻转角度有关，而液晶单元的翻转角度与像素电极和公共电极之间的电压差有关，因此可以通过调节像素电极和公共电极之间的电压差，即可调整像素灰阶的大小。
64.在具有液晶显示面板的显示装置中，开关机试验是常见的信赖性实验，也是终端消费者经常涉及到的操作。然而在相关技术中液晶显示面板的开机瞬间，公共电压vcom较数据电压source output建立时间早，也就是说，数据电压source output未输入至像素电路9时，公共电压vcom已输入至像素电路9。
65.因此，会导致像素电极和公共电极之间会产生压差，该压差驱动液晶偏转，显示为白画面；待数据电压source output输入至像素电路9后，显示画面恢复正常，此过程即为“闪白”现象；即使背光模组4延时开启，由于环境光的作用，可以发现残影等显示不良的现象。
66.鉴于此，本技术实施例提供了一种显示驱动方法、显示驱动电路及显示装置，在该显示驱动方法中，将时序控制电路输出至数据驱动电路source driver ic，用于控制数据电压source output输入至像素电路9的数据锁存信号tp，作为触发公共电压vcom输入至像素电路9的触发条件，使得公共电压vcom和数据电压source output可以同步进入显示区的像素电路9，从而能够从根本上解决由于公共电压vcom和数据电压source output不同步导致的开机闪白或残影等显示不良的问题。
67.在本技术实施例提供的显示驱动电路中，包括时序控制电路tcon、扫描驱动电路gate driver ic、数据驱动电路source driver ic与电源电路power ic。
68.在时序控制电路tcon向数据驱动电路source driver ic输出的时序控制信号中，包括数据锁存信号tp，数据锁存信号tp为用于控制数据驱动电路source driver ic将数据电压输出至显示区像素电路9的脉冲信号，该脉冲信号上升沿锁存数据，下降沿输出数据。时序控制电路tcon具有用于输出第一输出端，第一输出端与数据驱动电路source driver ic相连。
69.数据驱动电路source driver ic具有与像素电路9连接的第二输出端，并在接收到数据锁存信号后控制第二输出端输出数据电压source output至所述像素电路9。
70.电源电路power ic通常采用集成设计，即为集成电源管理电路(power management ic，缩写pmic)，集成电源管理电路pmic利用输入电压vin生成不同大小的工作电压，以及提供给公共电极的公共电压vcom。
71.为了实现公共电压vcom和数据电压source output能够同步进入显示区的像素电路9，在本技术实施例提供的显示驱动电路中，对集成电源管理电路pmic进行了改进。
72.图5为本技术实施例提供的针对集成电源管理电路pmic改进的电路图，如图5所
示，电源管理电路pmic包括第一工作电压输出端dvdd1v8、第二工作电压输入端dvdd3v3、控制电压输出端vcontrol、公共电压输出端vcomout和公共电压端vcom。公共电压端vcom与像素电路9中的公共电极相连。
73.在开机上电后，电源管理电路pmic控制第一工作电压输出端dvdd1v8产生第一工作电压，控制第二工作电压输入端dvdd3v3产生第二工作电压，且第二工作电压大于第一工作电压。并同时拉高控制电压输出端vcontrol，使其输出高电平信号；控制公共电压输出端vcomout产生公共电压vcom。
74.电源管理电路pmic包括公共电压控制电路，公共电压控制电路与公共电压端vcom和公共电压输出端vcomout均相连，并具有公共电压控制端。
75.公共电压控制电路被配置为在公共电压控制端输入第一控制信号时，导通公共电压端vcom和公共电压输出端vcomout；在公共电压控制端输入第二控制信号时，截止公共电压端vcom和公共电压输出端vcomout。
76.公共电压控制电路可以通过基于公共电压控制端控制的开关电路实现，例如在本实施例中，公共电压控制电路包括第一晶体管tr1、第二晶体管tr2、第一电阻r1和第二电阻r3，第一晶体管tr1的第一极与公共电压输出端vcomout相连，第一晶体管tr1的第二极与公共电压端vcom，公共电压端vcom与像素电路9相连。
77.公共电压输出端vcomout通过第一电阻r1和第二电阻r2与第二晶体管tr2的第一极相连，第二晶体管tr2的第二极接地。第一晶体管tr1的控制极连接到第一电阻r1和第二电阻r2之间的位置。
78.在第二晶体管tr2的控制极输入低电平信号时，第二晶体管tr2的第一极和第二极断开；公共电压输出端vcomout无法接地，因此在第一电阻r1和第二电阻r2之间无法产生控制电平，从而使得第一晶体管tr1处于截止状态，第一晶体管tr1的第一极和第二极无法导通；公共电压输出端vcomout无法通过公共电压端vcom将公共电压vcom输出至像素电路9。
79.在第二晶体管tr2的控制极输入高电平信号时，第二晶体管tr2的第一极和第二极导通；公共电压输出端vcomout通过第一电阻r1、第二电阻r2和第二晶体管tr2接地，因此在第一电阻r1和第二电阻r2之间能够产生控制电平，从而使得第一晶体管tr1控制第一极和第二极导通；公共电压输出端vcomout通过公共电压端vcom将公共电压vcom输出至像素电路9。
80.由此也可以看出，第二晶体管tr2的控制极即公共电压控制端，控制第二晶体管tr2导通的高电平信号即第一控制信号，控制第二晶体管tr2截止的低电平信号即第二控制信号。
81.可选的，公共电压控制电路还包括第一电容c1、第二电容c2和第三电容c3，公共电压输出端vcomout通过第一电容c1接地，第一电阻r1两端并联有第二电容c2，公共电压端vcom通过第三电容c3接地。
82.在上述控制思路和电路实例的基础上，可以将本实施例中的公共电压控制电路拓展为包含个或多个开关晶体管的控制开关电路，此处不再一一赘述。
83.在本技术实施例提供的显示驱动电路中，电源管理电路pmic还包括触发电路和触发输入电路，用于根据数据锁存信号tp向公共电压控制电路提供第一控制信号和第二控制信号。
84.触发电路包括触发输入端、触发输出端和触发控制端，触发输入电路与触发输入端相连，用于向触发输入端提供触发输入信号；触发输出端与公共电压控制端连接，用于向公共电压控制端输入第一控制信号和第二控制信号。触发控制端与第一输出端连接，用于接收数据锁存信号tp。
85.触发电路在检测到数据锁存信号tp后，将触发输入端和触发输出端保持同步，将触发输入端输入的信号送至触发输出端并输出；在此种状态下，可以通过触发输入电路控制触发输出端输出第一控制信号和第二控制信号至公共电压控制端。
86.触发电路可以通过能够在检测到开机后第一个数据锁存信号tp后，建立触发输入端和触发输出端同步状态的电路实现。例如，可以采用d触发器、sr触发器和jk触发器等，并且电平触发和边沿触发均可。触发输入电路根据触发电路设计即可。
87.在本实施例中，以触发电路为边沿触发的d触发器为例进行说明。
88.触发电路包括相连的主触发器和从触发器，主触发器包括第一传输门t1、第二传输门t2、第一反相器p1和第二反相器p2，其输入端为d，输入端为a；从触发器包括第三传输门t3、第四传输门t4、第三反相器p3和第四反相器p4；其输入端为a，输出端为q，主触发器和从触发器均包括脉冲控制端tp。
89.根据上述电路可知，上述输入端d为该触发电路的触发输入端，输出端d该触发电路的触发输出端，脉冲控制端tp为触发控制端。
90.该触发电路的工作原理为：
91.当时序控制电路tcon还未输出数据锁存信号tp时，数据锁存信号tp为低电平信号0，第一传输门t1导通，第二传输门t2截止，触发输入端d的信号进入主触发器，经过第一反相器p1，输出端a为触发输入端d的反相信号。同时第三传输门t3关断，第四传输门t4导通，从触发器与主触发器之间的联系被第三传输门t切断，从触发器维持原来的状态不变。
92.当时序控制电路tcon输出第一个数据锁存信号tp，数据锁存信号tp跳变为高电平信号1，第一传输门t1关断，第二传输门t2导通，此时切断了主触发器与触发输入端d的联系，同时第二传输门t2将第一反相器p1的输入端与第二反相器p2的输出端相连，使主触发器状态维持不变；从触发器的第三传输门t3导通，第四传输门t4截止，主触发器的状态送入，触发输出端q输出的信号为触发输入端d输入的信号。
93.根据上述描述可知，触发电路可以在检测到开机后第一个数据锁存信号tp后，建立触发输入端和触发输出端同步状态，从而将触发输入端输入的信号送至触发输出端并输出。
94.触发输入电路包括第三晶体管tr3、第四晶体管tr4、第三电阻r3、第四电阻r4和第五电阻r5，第三晶体管tr3的第一极与触发输入端d相连，同时通过第三电阻r3与第二工作电压输出端dvd3v3相连；第三晶体管tr3的第二极接地。
95.第四晶体管tr4的第一极通过第四电阻r4与第一工作电压输出端dvd1v8相连，第三晶体管tr3的控制极连接在第四晶体管tr4和第四电阻4之间；第四晶体管tr4的第二极接地，第四晶体管tr4的控制极与控制电压输出端vcontrol相连，控制电压输出端vcontrol与第一工作电压输出端dvd1v8通过第五电阻r5相连。
96.以上触发输入电路的工作原理为：
97.开机上电后，电源管理电路pmic控制第一工作电压输出端dvdd1v8产生第一工作
电压、控制第二电压输出端dvdd3v3产生第二工作电压，拉高控制电压输出端vcontrol，控制电压输出端vcontrol被拉高后控制第四晶体管tr4导通，第四晶体管tr4导通后控制第三晶体管tr3关闭，此时输入至触发输入端d的信号为高电平信号1。
98.触发电路会在数据锁存信号tp上升沿到来时，采集到触发输入端d为高电平信号1的状态，并送至触发输出端q，控制公共电压端vcom保持公共电压vcom的输出。
99.当关机时，电源管理电路pmic的输入电压vin低于预设值，将控制电压输出端vcontrol拉低，第四晶体管tr4截止，第三晶体管tr3导通，此时输入至触发控制端d的信号快速被拉为低电平信号0。触发电路会在关机前的数据锁存信号tp上升沿到来时，采集到触发输入端d为低电平信号0的状态，并送至触发输出端q，完成复位，触发输出端q在接收到信号0时，控制第二晶体管tr2关闭，公共电压端vcom也开始掉电，完成关机动作。
100.图6为本技术实施例提供的显示驱动时序图，如图6所示，在显示驱动过程中，包括开机阶段、工作阶段和关机阶段。
101.在开机阶段，电源管理电路pmic的输入电压vin升高至目标值，第一工作电压输出端dvdd1v8产生第一工作电压，第二电压输出端dvdd3v3产生第二工作电压，拉高控制电压输出端vcontrol；使得触发输入端d为高电平信号1；此时，公共电压vcom和数据电压source output未输出至显示区的像素电路9；
102.在第一个数据锁存电路tp形成后，控制触发电路将触发输入端d的信号送至触发输出端q，触发输出端q在接收到信号后控制公共电压vcom输出至显示区的像素电路9；
103.数据驱动电路source driver ic在检测到数据锁存电路tp后，也控制数据电压source output输出至显示区的像素电路9。
104.在开机完成后的工作阶段，公共电压vcom和数据电压source output保持输出，用于正常显示。
105.在检测到输入电压vin低于预设值时，进入关机阶段，控制电压输出端vcontrol拉低输入至触发控制端d的信号快速被拉为0；触发电路会在关机前的数据锁存信号tp上升沿采集到触发输入端d为0的状态，并送至触发输出端q，控制公共电压vcom也开始掉电；数据驱动电路source driver ic也在数据锁存信号tp消失后，停止输出数据电压source output，完成关机动作。
106.根据以上内容可以看出，在本技术实施例提供的显示驱动方法及显示驱动电路中，通过将数据锁存信号tp引入电源管理电路pmic，作为触发vcom电压的条件，使得公共电压vcom和数据电压source output可以同步进入显示区的像素电路9，能够从根本上解决开机闪白和残影问题。
107.本技术实施例同时提供了一种显示驱动方法，包括：
108.检测时序控制电路输出至数据驱动电路的数据锁存信号；
109.在检测到开机后第一个所述数据锁存信号后，控制电源管理电路pmic输出公共电压至像素电路9；
110.其中，所述数据锁存信号用于控制数据驱动电路输出数据电压至所述像素电路9。
111.可选的，在检测到开机后第一个所述数据锁存信号后所述开机之间，还包括控制所述电源管理电路pmic产生第一控制电压；
112.所述在检测到开机后第一个所述数据锁存信号后，控制电源管理电路pmic输出公
共电压至像素电路9，包括：
113.在检测到开机后第一个所述数据锁存信号后，将所述第一控制电压输出；
114.响应于所述第一控制电压控制所述公共电压的输出。
115.可选的，所述数据锁存信号为脉冲信号，上升沿锁存数据，下降沿输出数据；
116.所述在检测到开机后第一个所述数据锁存信号后，控制电源管理电路pmic输出公共电压至像素电路9，包括：
117.在检测到开机后第一个所述数据锁存信号的上升沿时，控制所述公共电压输出并保持至关机。
118.可选的，所述显示驱动方法还包括：
119.在所述电源管理电路pmic的输入电压低于预设值时，产生第二控制电压；
120.响应于所述第二控制电压控制所述公共电压结束输出。
121.需要说明的是，本技术实施例中采用的晶体管均可以为薄膜晶体管或场效应管或其他特性相同的器件。在本实施例中，每个晶体管的漏极和源极的耦接方式可以互换，因此，本公开实施例中各晶体管的漏极、源极实际是没有区别的。这里，仅仅是为了区分晶体管除控制极(即栅极)之外的两极，而将其中一极称为漏极，另一极称为源极。
122.另外需要说明的是，按照晶体管的特性可以将晶体管分为n型和p型，p型晶体管在栅极为低电平时导通，在栅极为高电平时截止；n型晶体管在栅极为高电平时导通，在栅极为低电平时截止。本技术实施例中的晶体管采用n型和p型均可。
123.在本技术实施例的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
124.在本技术实施例的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本技术实施例中的具体含义。
125.此外，上文所描述的本技术不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
126.至此，已经结合附图所示的优选实施方式描述了本技术的技术方案，但是，本领域技术人员容易理解的是，本技术的保护范围显然不局限于这些具体实施方式。在不偏离本技术的原理的前提下，本领域技术人员可以对相关技术特征作出等同的更改或替换，这些更改或替换之后的技术方案都将落入本技术的保护范围之内。
技术特征：1.一种显示驱动方法，其特征在于，包括：检测时序控制电路输出至数据驱动电路的数据锁存信号；在检测到开机后第一个所述数据锁存信号后，控制电源电路输出公共电压至像素电路；其中，所述数据锁存信号用于控制数据驱动电路输出数据电压至所述像素电路。2.根据权利要求1所述的显示控制方法，其特征在于，在检测到开机后第一个所述数据锁存信号之前，还包括控制所述电源电路产生控制电压；所述在检测到开机后第一个所述数据锁存信号后，控制电源电路输出公共电压至像素电路，包括：在检测到开机后第一个所述数据锁存信号后，将所述控制电压输出；响应于所述控制电压控制所述公共电压的输出。3.根据权利要求1或2所述的显示驱动方法，其特征在于，所述数据锁存信号为脉冲信号，上升沿锁存数据，下降沿输出数据；所述在检测到开机后第一个所述数据锁存信号后，控制电源电路输出公共电压至像素电路，包括：在检测到开机后第一个所述数据锁存信号的上升沿时，控制所述公共电压输出并保持至关机。4.根据权利要求1所述的显示驱动方法，其特征在于，所述显示驱动方法还包括：在所述电源电路的输入电压低于预设值时，产生第二控制电压；响应于所述第二控制电压控制所述公共电压结束输出。5.一种显示驱动电路，其特征在于，包括时序控制电路、数据驱动电路和电源电路，所述时序控制电路包括输出数据锁存信号的第一输出端，所述第一输出端与所述数据驱动电路相连；所述数据驱动电路具有与像素电路连接的第二输出端，并在接收到所述数据锁存信号后控制所述第二输出端输出数据电压至所述像素电路；所述电源电路包括与所述第一输入端相连，并具有与所述像素电路连接的公共电压端，所述电源电路在检测到开机后第一个所述数据锁存信号后，控制所述公共电压端输出公共电压至所述像素电路。6.根据权利要求5所述的显示驱动电路，其特征在于，所述电源电路包括公共电压输出端和公共电压控制电路，所述公共电压输出端被配置为产生所述公共电压，所述公共电压控制电路与所述公共电压端和所述公共电压输出端均相连，并具有公共电压控制端；所述公共电压控制电路被配置为在所述公共电压控制端输入第一控制信号时，导通所述公共电压端和所述公共电压输出端；在所述公共电压控制端输入第二控制信号时，截断所述公共电压端和所述公共电压输出端。7.根据权利要求6所述的显示驱动电路，其特征在于，所述电源电路包括触发电路，所述触发电路包括与所述公共电压控制端连接的触发输出端，以及，与所述第一输出端连接的触发控制端；所述触发电路在检测到开机后第一个所述数据锁存信号后，控制所述触发输出端输出所述第一控制信号至所述公共电压控制端；在检测到开机后第一个所述数据锁存信号之前，控制所述触发输出端输出所述第二控制信号至所述公共电压控制端。8.根据权利要求7所述的显示驱动电路，其特征在于，所述触发电路包括触发输入端，
并在检测到所述数据锁存信号后，将所述触发输入端和所述触发输出端保持同步；所述电源电路包括控制电压输出端以及与所述控制电压输出端相连的触发输入电路，所述控制电压输出端被配置为产生控制电压，所述触发输入电路还包括与所述触发输入端连接的控制输出端，并响应于所述控制电压输出所述第一控制信号或所述第二控制信号。9.根据权利要求6-8中任一项所述的显示驱动电路，其特征在于，所述公共电压控制电路包括：第一晶体管，其第一极与所述公共电压输出端相连，其第二极与所述公共电压端相连；第二晶体管，其第一极通过第二电阻和第一电阻与所述公共电压输出端相连，其第二极接地，其控制极为所述公共电压控制端；所述第一晶体管的控制极连接到所述第一电阻和所述第二电阻之间的位置。10.根据权利要求8所述的显示驱动电路，其特征在于，所述电源电路包括第一工作电压输出端和第二工作电压输出端；所述第一工作电压输出端被配置为产生第一工作电压，所述第二工作电压输出端被配置为产生第二共组电压，且所述第一工作电压大于所述第二工作电压；所述触发输入电路包括：第三晶体管，其第一极与所述触发输入端相连，并通过第三电阻与所述第二工作电压输出端相连；其第二极接地；第四晶体管，其第一极通过第四电阻与所述第一工作电压输出端相连，其第二极接地，其控制极与所述控制电压输出端相连；所述第三晶体管的控制极连接在所述第四晶体管和所述第四电阻之间，所述控制电压输出端与所述第一工作电压输出端通过第五电阻相连。11.根据权利要求8所述的显示驱动电路，其特征在于，所述触发电路为所述数据锁存信号控制的d触发器，所述d触发器的输入端为所述触发输入端，所述d触发器的输出端为所述触发输出端。12.一种显示装置，其特征在于，包括权利要求5-11中任一项所述的显示驱动电路。
技术总结本申请实施例提供一种显示驱动方法、驱动电路及显示装置。显示驱动方法包括：检测时序控制电路输出至数据驱动电路的数据锁存信号；在检测到开机后第一个所述数据锁存信号后，控制电源电路输出公共电压至像素电路；其中，所述数据锁存信号用于控制数据驱动电路输出数据电压至所述像素电路。在本申请实施例提供的显示驱动方法及显示驱动电路中，通过将数据锁存信号TP引入电源电路，作为触发公共电压输出的条件，使得公共电压Vcom和数据电压Source Output可以同步进入显示区的像素电路，从而能够从根本上解决开机闪白和残影问题。够从根本上解决开机闪白和残影问题。够从根本上解决开机闪白和残影问题。
技术研发人员：苏毅烽 王鹭 刘娜妮 翁彬 陈锦峰 王巧妮 林启标 邱鑫茂 赵学宁 孔小丽 黄哲
受保护的技术使用者：京东方科技集团股份有限公司
技术研发日：2022.03.31
技术公布日：2022/7/5
